

Eike Mense

Hard- und Softwareentwicklung für einen drahtlosen
Batterie-Zellen-Sensor zur elektrochemischen Im-
pedanzspektroskopie

Masterarbeit eingereicht im Rahmen der Masterprüfung
im gemeinsamen Studiengang Mikroelektronische Systeme
am Fachbereich Technik
der Fachhochschule Westküste
und
am Department Informations- und Elektrotechnik
der Fakultät Technik und Informatik
der Hochschule für Angewandte Wissenschaften Hamburg

Betreuender Prüfer : Prof. Dr.-Ing. Karl-Ragmar Riemschneider
Zweitgutachter : Prof. Dr.-Ing. Alfred Ebberg

Abgegeben am 28. November 2014

Eike Mense

Thema der Masterarbeit

Hard- und Softwareentwicklung für einen drahtlosen Batterie-Zellen-Sensor zur elektrochemischen Impedanzspektroskopie

Stichworte

Lithium-Eisen-Phosphat-Akkumulatoren, elektrochemischen Impedanzspektroskopie, Batterie-Zellen-Sensor, drahtlose Kommunikation, Mikrocontroller, CC430F5137, funksynchronisierte Messung, phasenrichtige Messung, Goertzel-Algorithmus

Kurzzusammenfassung

Diese Arbeit behandelt die Entwicklung eines Messsystems, mit dem es möglich sein soll, Phasenunterschiede von Wechselspannungen kleiner Amplitude bei großem Offsetspannungen zu messen. Diese Messungen sollen für eine elektrochemische Impedanzspektroskopie mit verringertem Hardwareaufwand genutzt werden. Dabei kommen drahtlose Zellen-Sensoren zum Einsatz, um für jede Zelle eines Lithium-Eisen-Phosphat-Akkumulators eigene Werte erfassen zu können.

Eike Mense

Title of the master thesis

Hard- and software development for a wireless battery cell sensor used for electrochemical impedance spectroscopy

Keywords

Lithium iron phosphate battery, electrochemical impedance spectroscopy, wireless communication, Microprocessor, CC430F5137, radio-synchronised measurement, phase measurement, Goertzel-Algorithm

Abstract

This report discusses the development of a measuring system that is capable of measuring phase differences of small alternating voltages with high offset voltages. These measurements shall be used for an electrochemical impedance spectroscopy with decreased hardware costs. Therefore wireless communicating cell sensors are used to obtain values per each cell of a Lithium iron phosphate battery.

Inhaltsverzeichnis

| | |
|---|-----------|
| Abbildungsverzeichnis | 7 |
| Tabellenverzeichnis | 10 |
| Abkürzungsverzeichnis | 11 |
| Verzeichnis der Begriffe und Definitionen | 13 |
| 1 Einleitung | 15 |
| 1.1 Motivation | 15 |
| 1.2 Sicherheit von Lithium-Ionen Batterien in Flugzeugen | 18 |
| 1.3 Forschungsfragen | 20 |
| 1.4 Technische Aufgabenstellung | 21 |
| 1.5 Zusammenfassung | 21 |
| 2 Stand der Forschung und Technik | 22 |
| 2.1 Aufbau eines Lithium-Eisenphosphat Akkumulators | 22 |
| 2.1.1 Chemischer Aufbau | 23 |
| 2.1.2 Elektrochemie | 26 |
| 2.1.3 Technischer Aufbau | 27 |
| 2.1.4 Eigenschaften und Modellierung | 29 |
| 2.2 Elektrochemische Impedanzspektroskopie | 44 |
| 2.2.1 Begriffserklärung Impedanz | 44 |
| 2.2.2 Messprinzip | 51 |
| 2.2.3 Impedanzspektroskopie an Akkumulatoren | 59 |
| 3 Analyse und Kozeptionierung | 62 |
| 3.1 Analyse des bestehenden Systems | 62 |
| 3.1.1 Zellsensoren mit funksynchroner Messung | 63 |
| 3.1.2 Basisstation | 78 |
| 3.2 Anforderungen der Impedanzspektroskopie an den Zellsensor | 81 |
| 3.2.1 Phasenauflösung | 81 |
| 3.2.2 Synchronisierte Messung | 81 |
| 3.2.3 Amplitudenauflösung | 82 |

| | | |
|----------|--|------------|
| 3.3 | Messverfahren für kleine Wechselspannungen mit großem DC-Offset | 84 |
| 3.3.1 | Direkte hochauflösende Messung | 84 |
| 3.3.2 | Offsetkorrektur | 87 |
| 3.4 | Konzeption der Impedanzspektroskopie mit drahtlosen Zellsensoren | 91 |
| 3.4.1 | Auswahl eines geeigneten Δ - Σ -ADCs | 91 |
| 3.4.2 | Integration der hochauflösenden Messung | 94 |
| 3.4.3 | Anpassungen am Zellsensor Klasse 3 | 96 |
| 3.4.4 | EMV Anfälligkeit langer Leitungen | 99 |
| 3.4.5 | Zusammenfassen von Mikrocontroller und Transceiver | 99 |
| 4 | Realisierung und Redesign | 102 |
| 4.1 | Zellsensor Klasse 3 Version v0.4 | 102 |
| 4.1.1 | Auswahl der Bausteine | 102 |
| 4.1.2 | Schaltplan | 104 |
| 4.1.3 | Platinenlayout | 104 |
| 4.2 | Erweiterungsmodul v0.1 mit 24 Bit Δ - Σ -ADC | 107 |
| 4.2.1 | Schaltplan | 107 |
| 4.2.2 | Platinenlayout | 110 |
| 4.3 | Softwareentwicklung | 111 |
| 4.3.1 | CC430 | 112 |
| 4.3.2 | ADS1291 | 113 |
| 5 | Erprobung des Testsystems | 117 |
| 5.1 | Zellsensor Klasse 3 Version v0.4 | 117 |
| 5.1.1 | Korrektur von Designfehlern | 118 |
| 5.1.2 | Impedanzanpassung der Schleifenantenne | 120 |
| 5.1.3 | Allgemeiner Funktionstest | 120 |
| 5.2 | Erweiterungsmodul v0.1 | 121 |
| 5.2.1 | Einfluss des DC/DC-Wandlers | 123 |
| 5.2.2 | Synchronisierte Messung phasenverschobener Sinussignale | 125 |
| 5.3 | Impedanzsoektroskopie an Testimpedanz | 128 |
| 5.3.1 | Strommessung | 128 |
| 5.3.2 | Aufbau der Testimpedanz | 129 |
| 5.3.3 | Anregung | 129 |
| 5.3.4 | Messergebnis | 132 |
| 5.4 | Beispielhafte Elektrochemische Impedanzspektroskopie einer Zelle | 134 |
| 5.4.1 | Anregung | 135 |
| 5.4.2 | Bestimmung der möglichen Wiederholungen je Frequenz | 136 |
| 5.4.3 | Messergebnis | 137 |
| 5.4.4 | Unterabtastung zur Erweiterung des Messbereichs | 142 |

| | |
|---|------------|
| 6 Fazit | 145 |
| 6.1 Zusammenfassung | 145 |
| 6.2 Ergebnisse | 147 |
| 6.3 Ausblick | 150 |
| 6.4 Schlussbemerkung | 152 |
| Literaturverzeichnis | 153 |
| A Aufgabenstellung | 158 |
| B Inhalt des Datenträgers | 161 |
| C Schaltpläne | 162 |
| C.1 Zellsensor Klasse 3 Version 4 | 162 |
| C.2 Zellsensor mit korrigierten Designfehlern | 168 |
| C.3 Erweiterungsmodul-Platine Version 1 | 170 |
| D Platinenlayouts | 172 |
| E Quellcode | 176 |
| E.1 main.c | 179 |
| E.2 main.h | 189 |
| E.3 adc24.c | 193 |
| E.4 adc24.h | 197 |
| E.5 adc12.c | 199 |
| E.6 adc12.h | 202 |
| E.7 adg918.c | 206 |
| E.8 adg918.h | 206 |
| E.9 as3930.c | 207 |
| E.10 as3930.h | 209 |
| E.11 balancing.c | 210 |
| E.12 balancing.h | 211 |
| E.13 cc430.c | 212 |
| E.14 cc430.h | 217 |
| E.15 clk.c | 221 |
| E.16 clk.h | 222 |
| E.17 delay.c | 223 |
| E.18 delay.h | 224 |
| E.19 hal_pmm.c | 225 |
| E.20 hal_pmm.h | 228 |
| E.21 i2c.c | 229 |
| E.22 i2c.h | 231 |

| | |
|--|------------|
| E.23 init.c | 232 |
| E.24 init.h | 234 |
| E.25 isr.c | 235 |
| E.26 led.c | 246 |
| E.27 led.h | 247 |
| E.28 RF1A.c | 248 |
| E.29 RF1A.h | 251 |
| E.30 temp_sensor.c | 252 |
| E.31 temp_sensor.h | 254 |
| E.32 timer.c | 256 |
| E.33 timer.h | 267 |
| E.34 types.h | 269 |
| F Spannungslupe | 270 |
| G Batteriemodel für Beispielhafte EIS-Messung | 277 |
| H Erweiterungsmodul für den Zellsensor Klasse 3 Version 4 | 279 |
| H.1 Asynchrone Kommunikation | 279 |
| H.2 I ² C | 281 |
| H.3 PWM zur Offsetkompensation | 283 |

Abbildungsverzeichnis

| | | |
|------|---|----|
| 1.1 | Quellen für elektrische Energie in einer Boeing 787. | 16 |
| 1.2 | Boeing 787 Batterie mit Batterie Management Unit (BMU) | 19 |
| 2.1 | Graphit aus Graphenschichten | 23 |
| 2.2 | Kristallstruktur des Eisenphosphates einer $LiFePO_4$ -Zelle | 25 |
| 2.3 | Ionen-transport bei der Entladung | 27 |
| 2.4 | Technischer Aufbau einer Lithium-Eisenphosphat-Zelle | 28 |
| 2.5 | Abmessung der Repenning-Zellen | 28 |
| 2.6 | Entladekurven verschiedener Batterietechnologien | 31 |
| 2.7 | Ruhe-spannungsverlauf über verschiedene Lithiumkonzentrationen | 32 |
| 2.8 | Hysterese der Ruhe-spannung einer $LiFePO_4$ Zelle | 33 |
| 2.9 | Lithium-Konzentrationsverteilung in einzel-nem Eisen-Phosphatpartikel | 33 |
| 2.10 | Transformation eines Gleichstromnetzwerkes mit vielen Elementen. | 35 |
| 2.11 | Einfaches Ersatzschaltbild einer Blei-Säure-Batterie. | 36 |
| 2.12 | Ersatzschaltbild für eine Blei-Säure-Batterie und Auswirkungen im Signal. | 37 |
| 2.13 | Ersatzschaltbild des Ladezustandsbeobachters. | 38 |
| 2.14 | Impedanzspektrn der verschiedenen Batteriemodelle nach Roscher | 39 |
| 2.15 | Impedanzspektrn von CPE, ZARC und Warburg-Impedanz. | 40 |
| 2.16 | Ersatzschaltbild der Impedanzspektroskopie nach Roscher. | 41 |
| 2.17 | ESB mit variabler Spannungsquelle für die Ruhe-spannung. | 42 |
| 2.18 | Modelleigenschaften der Modelle nach Quantmeyer | 43 |
| 2.19 | Darstellung einer komplexen Zahl in der komplexen Ebene. | 47 |
| 2.20 | Bodediagramm des Spektrums eines Akkumulators. | 48 |
| 2.21 | Nyquist-Diagramm des Akkumulators. | 49 |
| 2.22 | Nyquist-Diagramm mit markiertem Einfluss der Schaltungselemente. | 50 |
| 2.23 | Potentiostatische und galvanostatische Anregungsschaltungen | 51 |
| 2.24 | Vergleich verschiedener Anregungen und ihrer Spektren. | 53 |
| 2.25 | Signalflußgraph rekursive Berechnung von X_k | 57 |
| 2.26 | Signalflußdiagramm des Goertzel-Algorithmus. | 58 |
| 2.27 | Einfluss des Eingangsstrom-Amplitude auf die Ausgangsspannung | 60 |
| 3.1 | Zellsensor der Klasse 3 V0.3 nach Sassano | 65 |
| 3.2 | Blockschaltbild des bestehenden Zellen-Sensors | 66 |

| | | |
|------|---|-----|
| 3.3 | Zustandsdiagramm des Zellsensors nach dem Reset | 73 |
| 3.4 | Paketformat des bestehenden Systems | 74 |
| 3.5 | Burst-Signal für die Messwertsynchronisation | 76 |
| 3.6 | Interrupt-Freigabe des Burst Signals | 77 |
| 3.7 | Berechnung der Timereinstellung für das Zeitfenster | 78 |
| 3.8 | Schema eines Δ - Σ -Analog-Digital-Umsetzers. | 85 |
| 3.9 | Zustand eines (Δ - Σ -Umsetzers in verschiedenen Stufen. | 86 |
| 3.10 | Einfluss der Dezimierungsrate auf das Rauschen | 86 |
| 3.11 | Schaltplan einer Spannungslupe | 89 |
| 3.12 | Beispiel eines Erweiterungsmoduls | 94 |
| 3.13 | Pinbelegung des Pfostensteckers für das Erweiterungsmodul | 95 |
| 3.14 | Layout des RF-Pfades auf den bisherigen Zellsensoren | 97 |
| | | |
| 4.1 | Blockschaltbild des redesignnten Zellsensors. | 103 |
| 4.2 | Maße der Platine für den Zellsensor Klasse 3 Version v0.4 | 105 |
| 4.3 | Beschaltung des ADS1291. | 108 |
| 4.4 | Peripherie des Erweiterungsmoduls | 109 |
| 4.5 | Berechnung der Timereinstellung für das Zeitfenster mit 24 Bit ADC | 114 |
| | | |
| 5.1 | Bestückte Zellsensorplatine / Vorderseite 2 | 118 |
| 5.2 | Anpassnetzwerk zwischen Schleifenantenne und Antennenumschalter | 120 |
| 5.3 | Oberseite des bestückten Erweiterungsmoduls | 121 |
| 5.4 | Zellsensor mit aufgestecktem Erweiterungsmodul | 122 |
| 5.5 | Periodische Störung der Zellenspannung durch den DC/DC-Schaltregler | 123 |
| 5.6 | Einfluss des DC/DC-Wandlers auf das Messergebnis des 24 Bit-ADCs | 124 |
| 5.7 | Gemessene Sinusschwingungen mit rekonstruierten Signalen | 126 |
| 5.8 | Testimpedanz mit deutlichen Änderungen im Messbaren Frequenzintervall | 130 |
| 5.9 | Nyquist-Diagramm des Impedanzverlauf der Testimpedanz | 133 |
| 5.10 | Maximale Stromaufnahme des BOP Amplifiers im Betrieb als Stromsenke. | 135 |
| 5.11 | Ergebnis der EIS-Messung an einer LiFePO4-Zelle | 138 |
| 5.12 | Veränderung des Impedanzspektrums einer Lithium-Ionen-Zelle | 140 |
| 5.13 | EIS-Messung mit eingezeichneter Phasenunsicherheit. | 140 |
| 5.14 | Unterabtastung bei monofrequentem Eingangssignal | 142 |
| 5.15 | Unterabtastung mit und ohne Sample and Hold. | 144 |
| | | |
| D.1 | Platinenlayout 'Batsen ZS Klasse 3 v0.4' | 173 |
| D.2 | Platinenlayout 'Batsen ZS Klasse 3 v0.4 Revision 1' | 174 |
| D.3 | Platinenlayout 'Batsen ZS Klasse 3 Erweiterungsmodul v0.1' | 175 |
| | | |
| F.1 | Erster Entwurf der Spannungslupe. | 270 |
| F.2 | Spannungslupe mit Halbierung des Offsets. | 272 |

| | | |
|-----|---|-----|
| F.3 | Zweite Stufe der Spannungslupe. | 274 |
| F.4 | Spice-Modell der Spannungslupe. | 276 |
| G.1 | Beispielmodell eines Akkumulators in LT-Spice. | 278 |
| G.2 | Nyquist-Diagramm des LT-Spice Modells. | 278 |
| H.1 | Pinbelegung des Pfostensteckers für das Erweiterungsmodul für UART | 280 |
| H.2 | Pinbelegung des Pfostensteckers für das Erweiterungsmodul für I2C | 281 |
| H.3 | Pinbelegung des Pfostensteckers für das Erweiterungsmodul für PWM | 283 |

Tabellenverzeichnis

| | | |
|-----|--|-----|
| 2.1 | Aliasing-Anteil der Grundwelle in Abhängigkeit der Überabtastung | 53 |
| 3.1 | Einteilung der Zellsensoren des BATSEN-Projektes | 63 |
| 3.2 | Übersicht Hardwarekomponenten des Zellsensors v0.3 | 66 |
| 3.3 | Liste der Kommandos zur Steuerung der Zellsensoren | 75 |
| 3.4 | Mögliche Burst-Frequenzen und Messwertanzahl | 80 |
| 3.5 | Methoden zur Messung kleiner Wechselgrößen bei großem Offset | 90 |
| 3.6 | Gegenüberstellung verschiedener Δ - Σ -ADCs | 93 |
| 3.7 | Vergleich MSP430 und CC1101 gegenüber CC430 | 101 |
| 4.1 | Hardwarekomponenten des Zellsensors v0.4 im Vergleich zum v0.3 | 102 |
| 4.2 | Maximale Konversionsrate und zugehörige rauschfreie Bits des ADS1291 . . . | 115 |
| 5.1 | Bestimmung der Messwertanzahl pro EIS-Frequenz | 137 |
| E.1 | ChangeLog der Zellsensor-Software Teil 1 | 177 |
| E.2 | ChangeLog der Zellsensor-Software Teil 2 | 178 |
| F.1 | Ein und Ausgangsspannungen der Offsetkompensation | 271 |
| F.2 | Ein und Ausgangsspannungen der Spannungslupe | 275 |

Abkürzungsverzeichnis

| Abkürzung | Bedeutung |
|---------------------------|--|
| ADC | Analog Digital Converter |
| APU | Auxiliary Power Unit |
| ASK | Amplitude-Shift-Keyin |
| BMU | Battery Managment Unit |
| BATSEN | Forschungsprojekt Drahtlose Zellsensoren für Fahrzeugbatterien |
| CPE | Constant Phase Element |
| CRC | cyclic redundancy check |
| DCO | Digital Controlled Oscillator |
| DENIS | detailed electrochemistry and numerical impedance simulation |
| DFN | Dual-Flat No-Lead-Package |
| DFT | Discrete-Fourier-Transformation |
| EIS | Elektrochemische Impedanz Spektroskopie |
| ENOB | Effektive Number of Bits |
| ESB | Ersatzschaltbild |
| FIFO | First in - First Out |
| FIR | Finite Impuls Responce |
| FFT | Fast-Fourier-Transformation |
| HAW | Hochschule für angewandte Wissenschaften |
| I ² C | Inter-Integrated Circuit |
| IC | Integrated-Circuit |
| ISM-Band | Industrial-, Scientific and Medical-Band |
| ISR | Interrupt Service Routine |
| <i>LiCoO₂</i> | Lithium-Cobalt(III)-oxid |
| <i>LiFePO₄</i> | Lithium-Eisenphosphat-Akkumulator |
| Lilon-Akku | Lithium-Ionen Akkumulator |
| LPM | Low Power Mode |
| OOK | On-Off-Keying |
| PCB | Printed Circuit Board |
| PWM | Pulsweiten-Modulation |
| QFN | Quad Flat No-Lead-Package |

| Abkürzung | Bedeutung |
|-----------|---|
| RAM | Random Access Memory |
| RF | Radio Frequency - dt.: Funkfrequenz |
| RFID | Radio-Frequency Identification |
| RX | Receive |
| SAR | Successive approximation register |
| SoC | State of Charge |
| SoH | State of Health |
| SOP | Small-Outline-Package |
| SOT | Small-Outline-Transistor |
| SPI | Serial Peripheral Interface |
| SPI-MISO | Serial Peripheral Interface - Master in Slave out |
| SPI-MOSI | Serial Peripheral Interface - Master out Slave in |
| SPI -SCLK | Serial Peripheral Interface - Serial Clock |
| TSSOP | Thin-Shrink Small-Outline-Package |
| TX | Transmitt |
| USART | Universal Synchronous/Asynchronous Receiver Transmitter |
| ZARC | Z-Arch \Rightarrow Impedanz und Bogenelement |

Verzeichnis der Begriffe und Definitionen

Akkumulator

Ein Akkumulator beschreibt eine Verschaltung galvanischer Zellen, der nach einer Entladung wiederaufladbar ist.

Analog-Digital-Umsetzer

Analog-Digital-Umsetzer (engl. analog-digital-converter (ADC)) generieren aus einer elektrischen Eingangsspannung einen digitalen Zahlenwert, der von einem Mikrocontroller aufgenommen werden kann. Dabei wird die Auflösung eines ADCs mit N Bit angegeben. Innerhalb dieser Arbeit werden verschiedene Arten von ADCs erwähnt.

- **Successive Approximation Register ADC (SAR)** wenden ein Wägeverfahren an, um sich dem Spannungswert schrittweise zu nähern. Sie benötigen einen N Bit DAC und einen Komparator sowie N Takte für die Umsetzung.
- **Flash-ADCs** wandeln den Eingangswert in einem Taktschritt und benötigen dafür N^2 Komparatoren.
- **Δ - Σ -ADCs** wenden eine Überabtastung und anschließende Dezimierung an. Sie benötigen einen 1 Bit-DAC, einen Komparator, einen Subtrahierer, einen Integrator und einen Dezimationsfilter.

Batterie

In dieser Arbeit wird mit dem Begriff Batterie die elektrische Verschaltung mehrerer galvanischer Zellen bezeichnet. Der Begriff wird teilweise analog zum englischen Sprachgebrauch auch für einen Verbund aus Primärzellen verwendet, da Sekundärzellen in dieser Arbeit nicht behandelt werden.

Elektrochemische Impedanzspektroskopie

EIS beschreibt die Aufnahme eines frequenzabhängigen Impedanzverlaufes durch Messung von Strom und Spannung bei verschiedenen Signalfrequenzen.

Package

Als Package wird im Rahmen dieser Arbeit das Gehäuse eines integrierten Schaltkreises (Integrated-Circuit IC). Dabei wird die englische Bezeichnung verwendet, da sie im üblichen Sprachgebrauch verankert ist und Teil der Bezeichnung der verschiedenen Gehäusetypen ist. Dabei beschreiben die Begriffe Quad-Flat-No-Lead-Package (QFN) und Dual-Flat-No-Lead-Package (DFN) kleine Packages ohne Lötflächen außerhalb der Gehäusefläche. Da die Lötflächen unterhalb des Gehäuses liegen, lassen diese sich nicht mit einem regulären LötKolben verarbeiten. Thin-Shrink Small-Outline-Package (TSSOP) und Small-Outline-Packag (SOP) bezeichnen Packages mit dicht nebeneinander-, aber außenliegenden Lötanschlüssen. Erstere haben dabei einen schmalen Körper (4.4 mm) als zweitere (7.5 mm). Das Package Small-Outline-Transistor (SOT) ist für Transistoren gedacht, aufgrund seiner sehr schmalen Bauart (1.6 mm) jedoch auch für sehr kleine IC's geeignet. Die Zahl nach der Package-Bezeichnung gibt die Anzahl der PINs an.

Zelle

Als Zelle wird in dieser Arbeit ein einzelnes galvanisches Element samt seiner mechanischen Umfassung und den zugehörigen elektrischen Kontakten bezeichnet. Wiederaufladbare galvanische Zellen werden als Primärzelle bezeichnet. Nicht wiederaufladbare galvanische Zellen werden als Sekundärzelle bezeichnet.

1 Einleitung

Akkumulatoren auf Basis von Lithium-Ionen Interkalation haben einen festen Platz in der Verbraucherelektronik und anderen Anwendungen, die eine hohe Energiedichte bei mäßiger Leistungsdichte erfordern. In Elektrofahrzeugen werden derartige Akkumulatoren bereits erfolgreich eingesetzt, um die benötigten Leistungsdaten bei einem minimalen Gewicht erzielen zu können.

1.1 Motivation

Auch in den neuesten Generationen von zivilen Verkehrsflugzeugen kommen andere Batterie-Technologien zum Einsatz als die ansonsten heute noch in der Luftfahrt üblichen Nickel-Cadmium-Akkumulatoren. Diese Flugzeuggeneration zeichnet sich dadurch aus, dass die Entwicklung vom Ziel der Effizienzsteigerung getrieben wird. Das Mittel der Wahl ist neben der Entwicklung neuer effizienter Designs des Flugzeugkörpers und effizienterer Triebwerke vor allem die Gewichtsreduzierung. Hier konnten durch den Einsatz von Verbundwerkstoffen Einsparungen erzielt werden. Dennoch wird jede Baugruppe des Flugzeuges im Einzelnen auf eine mögliche Gewichtsreduzierung hin untersucht. Durch den gestiegenen Energiebedarf moderner Flugzeuge, insbesondere im Bereich der Unterhaltung, müssen Flugzeugbatterien trotz Effizienzsteigerung der Verbraucher heute gleich viel, oder mehr Energie liefern können als früher.

Abbildung 1.1 erklärt die möglichen Quellen für elektrische Energie in einer Boeing 787. Dabei dienen Flugzeugbatterien, anders als Batterien in Elektrofahrzeugen, niemals als Antrieb oder dauerhafte Versorgung von Komponenten, sondern lediglich als Puffer für Zeiten, in denen keine andere Energieversorgung möglich ist. Außerdem wird zum Starten der APU eine dedizierte APU-Batterie eingesetzt.

Um Gewicht zu sparen, ist es daher in jedem Fall wünschenswert, Akkumulatoren mit höherer Energiedichte einzusetzen als Nickel-Cadmium-Akkumulatoren ($40\text{-}60 \text{ Wh/kg}$) [1]. Daher kommen zum Beispiel in der Boeing 787 Li-Ionen-Akkumulatoren mit einer 3- bis 3.5-fachen Energiedichte im Bereich von $120\text{-}210 \text{ Wh/kg}$ zum Einsatz. Diese Anwendungsgebiete erfordern, dass zum einen die Leistungsdichte der genutzten Akkumulatoren, im Vergleich zu




Abbildung 1.1: Quellen für elektrische Energie in einer Boeing 787. Bis auf die Einspeiseeinrichtung auf Steuerbord identisch.

- 1) Zwei Generatoren je Triebwerk, angetrieben über Zapfluft.
- 2) Generatoren an der Auxiliary Power Unit APU, angetrieben über Zapfluft.
- 3) Anschluss für ein Bodenstromaggregat zur Versorgung von Aussen.
- 4a) Akkumulator für die Pufferversorgung der Flugzeugsysteme
- 4b) Akkumulator für den APU Start

solchen in Elektrokleingeräten verbauten, steigt, zum anderen werden deutlich größere Bauformen benötigt. Daraus resultiert eine gesteigerte Gesamtenergie, die in einem Akkumulator gespeichert wird, was im Fehlerfall die von einem System ausgehende Gefahr erhöht.

Die 787 ist der erste Flugzeugtyp, bei dem Batterien auf Lithium-Ionen Basis zum Einsatz kommen. Da die Zulassungskriterien für Luftfahrzeuge der für Boeing zuständigen US-amerikanischen Zulassungsbehörde Federal Aviation Agency (FAA) keine Li-Ionen-Akkumulatoren abdecken, wurde eine Reihe von verschiedenen Zusatzkriterien erlassen, die Boeing zu erfüllen hatte, um diesen Flugzeugtyp zuzulassen. Diese Zusatzkriterien sollten dafür sorgen, dass das von den neuen Akkumulatoren ausgehende Risiko in keinem Fall größer ist als das von bereits zulassungsfähigen Batterietypen [2]. Dennoch kam es am 07. und 16. Januar 2013 zu zwei sog. ‚ersten Zwischenfällen‘ [3].

Am 07. Januar 2013 bemerkte das Wartungs- und Reinigungspersonal einer am Flughafen Boston, Massachusetts abgestellten Boeing 787 der Japan Airlines einen Rauchgeruch in der Kabine. Zeitgleich wurde festgestellt, dass sich die APU abgeschaltet hatte. Es stellte sich heraus, dass die für den Start der APU zuständige Batterie im hinteren Elektronik-Kompartiment stark überhitzt war und Rauch ausstoß. Nach Beendigung der Löscharbeiten wurde festgestellt, dass 7 von 8 vorhandenen Lithium-Ionen-Zellen einen internen Kurzschluss erlitten hatten.

Die von Boeing eingeführten Sicherheitsmaßnahmen zielten laut FAA hauptsächlich auf eine Verhinderung von Überspannung und Überladung ab, da dies die Fehlerfälle seien, bei denen es zu Gas- und Flüssigkeitsaustritt und Flammenbildung kommen könne. Obwohl eine abschließende Beurteilung des Vorfalls noch nicht erfolgt ist, so gibt es Hinweise, dass die Bildung von Dendriten zu einem internen Kurzschluss in einer der Zellen geführt hat [4].

Als Dendrit wird eine baumartig wachsende Struktur eines Kristalls bezeichnet. Wächst eine solche Struktur aus dem Kristallgitter der Kathode eines Li-Ionen-Akkus und durchdringt den Separator, so kann dies zu einem internen Kurzschluss der Elektroden führen [5].

Am 16. Januar entschied sich die Besatzung einer Boeing 787 der AN-Nippon-Airways zu einer Notlandung, nachdem mehrere Warnungen vom Batterie-Management-System im Cockpit eingetroffen waren und ein Rauchgeruch in der Kabine wahrzunehmen war. Nach der Notlandung wurde festgestellt, dass die Hauptbatterie ausgebrannt war. Da das Flugzeug anders als die am Boden stehende Maschine der Japan Airlines nicht auf die Energieversorgung durch die Batterie angewiesen war, griffen die automatischen Sicherheitssysteme. Im Falle von Rauch im E&E-Kompartiment (Electrical-Equipment-Kompartiment) steuern sie die Belüftungsanlage so, dass der Rauch aus dem Flugzeug geleitet wird. So kam niemand bei dem Vorfall zu Schaden. Die ebenfalls noch nicht abgeschlossenen Ursachenermittlungen zeigen, dass es zu einer Überhitzung in der Zelle 6 der Hauptbatterie kam, deren Sicherheitsventil daraufhin zerbrach, um den Überdruck im Inneren abzubauen und eine Explosion zu verhindern. Austretendes Elektrolyt hat daraufhin zu einem Kurzschluss zwischen einem Zellverbinder und der, mit der Flugzeugmasse verbundenen, Zellwand geführt, wodurch die übrigen Zellen durch die auftretenden großen Ströme beschädigt wurden.

In den folgenden Abschnitten soll dargelegt werden, wie die genannten Ereignisse mit den in dieser Arbeit behandelten Aufgaben in Verbindung stehen.

1.2 Sicherheit von Lithium-Ionen Batterien in Flugzeugen

Es existieren zwei Gesichtspunkte, um Vorfällen wie die im vergangenen Kapitel genannten Batteriebrände in der Boeing 787 ihre Brisanz zu nehmen:

- Wie ist es möglich, zukünftig das Auftreten von schädlichen Veränderungen der Batteriezellen besser vorherzusagen?
- Wie können die Auswirkungen eines Zellkurzschlusses vermindert werden?

Die Batterien der Boeing 787 sind mit einem Batterie Management Unit (BMU) System ausgestattet. Dieses besteht aus 4 redundanten Subsystemen, welche die Zellspannungen, die Batteriespannung, den Batteriestrom sowie die Temperatur der Batterie aufnimmt und auswertet. Im Fehlerfall hat eines der Subsysteme die Möglichkeit die Batterie durch Trennen des Rückleiters stromlos zu schalten. Diese BMU kommuniziert mit den Sicherheitssystemen des Flugzeuges, um so den Piloten im Fehlerfall zu informieren. Abbildung 1.2 zeigt die Batterie mit dem BMU. Gut zu erkennen ist, dass jede Zelle einzeln per Messleitung überwacht wird. Auch zu erkennen ist, dass je zwei der Subsysteme der BMU auf einem PCB untergebracht sind und dass jedes PCB unabhängige Messleitungen für die Zellspannungen besitzt. Schlecht zu erkennen ist der Hall-Sensor im blauen Gehäuse für die Strommessung im unteren Bereich der Batterie.

Trotz dieses Sicherheitssystems, das sogar die Möglichkeit besitzt die Batterie zu trennen, kam es zu den beschriebenen Vorfällen. Dies liegt daran, dass man aus einer einfachen Messung von Batteriestrom und Zellspannung nur schwer Rückschlüsse auf eine Änderung der Kristallstruktur in einer der Zellen schließen kann. Zwar wird sich eine Veränderung der Kristallstruktur auf den Innenwiderstand der Zelle auswirken, allerdings ist über die vorhandenen Mittel nur eine Messung des absoluten Innenwiderstandes bei einer nicht zu bestimmenden Frequenzmischung möglich. Wie jedoch zum Beispiel in [6] gezeigt, ist die Impedanz zum einen eine komplexe Größe, zum anderen in bedeutendem Maße frequenzabhängig. Die Elektrochemische Impedanz Spektroskopie (EIS) bietet eine Möglichkeit zur Messung der komplexen und frequenzabhängigen Impedanz. Bei dieser lassen sich verschiedene Vorgänge in den Batteriezellen verschiedenen Messfrequenzen zuordnen, sodass hier viel deutlicher eine Veränderung des Innenwiderstandes durch Umbildung der Kristallstruktur zu erwarten ist. In [7] wurde nachgewiesen, dass es prinzipielle Möglichkeiten gibt eine EIS auch in situ durchzuführen.

Auch mit verbesserter Diagnosefunktion ist ein Fehlerfall mit Kurzschluss in einer Zelle nicht auszuschließen. Das Problem lässt sich weiterhin nicht durch Freischalten der Batterie lösen, da die thermische Zersetzung der Zelle von innen heraus weiter stattfindet. Dieser Vorgang wird thermisches Durchgehen genannt. Dies tritt auf, da die eingesetzten Akkumulatoren Lithium-Cobalt-Oxid als Kathodenmaterial verwenden, das bei Hitzeeinwirkung Sauer-




Abbildung 1.2: Boeing 787 Batterie mit Batterie Management Unit (BMU) entnommen aus [3]. C1 bis C8 markiert die einzelnen Zellen.

stoff freisetzt, was zu zusätzlicher Oxidation und damit steigender Wärmeentwicklung führen kann. Schon zur Zeit der Entwicklung der Boeing 787 ab dem Jahr 2003 standen alternative Kathodenmaterialien zur Verfügung, die bei Hitzeeinwirkung keinen Sauerstoff freisetzen und ohne toxische Bestandteile wie Cobalt auskommen, beispielsweise Lithium-Eisenphosphat. Auch bei diesem Akkumulatortyp ist ein ‚Thermal Runaway‘ nicht ausgeschlossen, aber seine Folgen sind deutlich weniger gefährlich. Allerdings waren diese Materialien erst seit Kurzem auf dem Markt verfügbar und somit die Erfahrung mit diesem schwerer einzuschätzen als mit Lithium-Cobalt-Oxid. Da die Tendenz in der Luftfahrt dahin geht, ausgereifte Techniken einzusetzen, hat man sich zu dem Zeitpunkt auf das eingesetzte Kathodenmaterial geeinigt. Mit Blick auf die aufgetretenen Vorfälle stellt sich die Frage, ob Batterien aus anderen Materialien in Zukunft den Vorrang erhalten sollten.

1.3 Forschungsfragen

Aus den im vergangenen Abschnitt dargelegten Erkenntnissen lassen sich eine Reihe von Forschungsfragen ableiten, die bereits Teil verschiedener Veröffentlichungen sind und in dieser Arbeit betrachtet werden sollen.

- Kann ein Akkumulator auf Basis von Lithium-Interkalation mit Eisen-Phosphat als Kathodenmaterial die aktuell verwendeten Akkumulatoren mit Cobalt-Oxid als Kathodenmaterial ersetzen?
- Vermindert ein Lithium-Eisenphosphat-Akkumulator die Auswirkungen eines Zellkurzschlusses?
- Inwieweit ist die Elektrochemische Impedanz Spektroskopie dazu geeignet, Veränderungen der Kristallstruktur einer Lithium-Ionen-Akkumulatorzelle zu erkennen?
- Ist es möglich und wirtschaftlich Elektrochemische Impedanz Spektroskopie in situ in einem Flugzeug durchzuführen?

Zur Beantwortung der ersten drei Fragestellungen muss auf Literaturarbeit zurückgegriffen werden. Es ist mit den im BATSEN-Labor zur Verfügung stehenden Mitteln nicht möglich den Brand eines Lithium-Eisenphosphat-Akkumulators zu simulieren oder sogar real zu vermessen. Genauso wenig lässt sich eine Batterie gezielt dahingehend verändern, dass sie voraussagbar Dendriten ausbildet, sodass die Veränderungen schrittweise vermessen werden können.

Lediglich der Nachweis einer Durchführbarkeit von EIS mit kostengünstigen Sensoren lässt sich im BATSEN-Labor gut realisieren.

1.4 Technische Aufgabenstellung

Angold hat in [6] dargestellt, warum die aktuelle Generation der BATSEN-Sensoren nicht in der Lage ist, für eine EIS eingesetzt zu werden. Aus seinen Erkenntnissen ergeben sich die notwendigen Voraussetzungen, um eine solche Messung erfolgreich in einem System durchzuführen, das später auch wirtschaftlich zusammen mit jeder Zelle betrieben werden kann.

- Aufnahme der Wechselspannungsanteile des EIS-Messsignals mit ausreichender Auflösung trotz des großen Gleichspannungsanteils für jede Zelle einzeln.
- Frequenz- und phasensynchrone Messung der Zellenspannung und des Batteriestromes.
- Auswertung der Messergebnisse im Frequenzbereich auf dem Batteriesteuergerät.
- Kosten verhältnismäßig klein im Vergleich zu Batteriekosten.

1.5 Zusammenfassung

In dieser Arbeit soll eine Abschätzung der Anforderungen geschehen, die eine aufwandsreduzierte Elektrochemische Impedanzspektroskopie an einen drahtlosen Zellsensor stellt. Ein solcher Sensor soll auf Basis der Arbeiten aus [8] und [9] entwickelt und realisiert werden. Im Anschluss soll mit diesem neu entwickelten Sensor exemplarisch die Durchführbarkeit einer aufwandsreduzierten Elektrochemischen Impedanzspektroskopie nachgewiesen werden. Eine detailliertere Auflistung der einzelnen Komponenten der Aufgabenstellung ist in Anhang A angefügt.

2 Stand der Forschung und Technik

In diesem Abschnitt sollen relevante Grundlagenkenntnisse vermittelt sowie ein genauerer Überblick über den Stand der Technik von bereits geleisteten Vorarbeiten aus dem BATSEN-Projekt gegeben werden. Zunächst wird auf die Technik der Lithium-Eisenphosphat Akkumulatoren eingegangen. Im Anschluss soll die Theorie der Elektrochemischen Impedanzspektroskopie erläutert werden. Abschließend werden die drahtlosen Zellsensoren der Klasse 3 von Durdaut [8] und Sassano [9] vorgestellt, die als Grundlage für den in dieser Arbeit zu erstellenden Sensor dienen.

2.1 Aufbau eines Lithium-Eisenphosphat Akkumulators

Es existieren eine Reihe von Akkumulatortypen, die auf Grundlage der Interkalation von Lithium-Ionen in ein Kristallgitter arbeiten. Für sie alle ist der Begriff Lithium-Ionen-Akkumulator (Li-Ion-Akku) zutreffend. Heute wird unter dieser Bezeichnung jedoch meist ein Akkumulator mit Lithium-Cobalt(III)-oxid ($LiCoO_2$) als Anodenmaterial gemeint, da diese die ersten kommerziell verfügbaren Lilon-Akku waren [10]. Heute sind andere Stoffe als Anodenmaterial bekannt, wodurch sich die Akkumulatortypen an ihren Einsatzbereich anpassen lassen.


Beim Lithium-Eisenphosphat-Akkumulator ($LiFePO_4$ -Akku) dient Lithium-Eisenphosphat als Anodenmaterial und wie bei allen anderen Lilon-Akkus eine Graphitelektrode als Kathode¹.

¹Die Bezeichnung der Elektroden bezieht sich hier und in der gesamten Arbeit, wenn nicht anders angegeben, auf die Entladung der Zelle. Beim Laden der Zelle tauschen die Elektroden funktional ihre Bezeichnung.


2.1.1 Chemischer Aufbau

Graphit-Elektrode

Die Graphitelektrode ist aus gestapelten sogenannten Graphenschichten zusammengesetzt. Beim Graphen handelt es sich um eine 2-dimensionale Modifikation des Kohlenstoffes, bei dem jedes Kohlenstoffatom in einem Winkel von je 120° in einer Ebene mit drei anderen Kohlenstoffatomen verbunden ist. Da Kohlenstoff vierwertig ist, kommt es durch Bindung des übrigen Elektrons mit einem aus der darüber liegenden Schicht zu einer 3-dimensionalen Struktur aus Graphenschichten. Eine solche Struktur ist in Abbildung 2.1a dargestellt. Dabei sind die Wechselwirkungskräfte innerhalb der Schichten um Größenordnungen stärker als zwischen den Schichten. Die nicht an der Bildung der Schichten beteiligten Elektronen haben eine Aufenthaltswahrscheinlichkeitsfunktion, die sich hantelförmig senkrecht zu den Graphitschichten erstreckt, die sogenannten p-Orbitale. Mit diesen können positiv geladene Ionen, die in das Kristallgitter eingebracht werden, in Wechselwirkung treten und so stabil in das Kristallgitter interkaliert (d.h. eingelagert) werden.



(a) Graphen im ungeladenen Zustand.



(b) Interkalierte Lithium-Ionen an den Orten der p-Orbitale der Graphenschichten.

Abbildung 2.1: Graphit aus Graphenschichten wie es als Kathodenmaterial in $LiFePO_4$ -Akkumulatoren zum Einsatz kommt. Entnommen und teilweise modifiziert aus [11]

Separator und Elektrolyt

Zwischen den Elektroden befindet sich ein elektrisch isolierender Separator, der für Lithium-Ionen durchlässig ist. Im Falle der in dieser Arbeit besprochenen Zellen der Firma ECC Repenning, besteht der Separator aus je einer äußeren Schicht Polypropylen und einer inneren Schicht Polyethylen. Der Separator wird von einem in Lösungsmittel gelösten Elektrolyt umgeben, das für die elektrische Verbindung zwischen den Elektroden durch Ionen-Transport sorgt.

Die in dieser Arbeit besprochenen $LiFePO_4$ -Akkumulatoren der Firma Repenning verwenden einen nicht näher bezeichneten Elektrolyten aus Lithium-Salz und organischen Carbonaten [12]. Die ebenfalls in dieser Arbeit besprochenen Zellen der Firma A123 Systems [13] gebrauchen als Elektrolyten Lithiumhexafluorophosphat ($LiPF_6$), das sich in einem Lösungsmittel in Li^+ und PF_6^- aufteilt. Der Elektrolyt darf nicht in einer wässrigen Lösung gelöst sein, da Lithium mit Wasser stark exotherm reagiert, daher muss ein aprotisches Lösungsmittel benutzt werden.




Abbildung 2.2: Kristallstruktur des Eisenphosphates einer $LiFePO_4$ -Zelle. Darstellung verändert nach [16].

Eisenphosphat-Elektrode

Das Kathodenmaterial Eisen-Phosphat liegt in einer sog. Olivinschicht vor [14]. Das bedeutet, dass der Phosphor von vier Sauerstoffatomen so umgeben ist, dass ein Tetraeder mit der Summenformel PO_4^{3-} (Phosphatanion) entsteht. Jedes Eisenatom ist von sechs dieser Sauerstoffatomen in einer Oktaederform umschlossen (FeO_6) (vgl. [15]). Dabei sind mehrere Oktaeder in zu einer Reihe zusammengeschlossen. Diese Reihen werden von den Tetraedern der Phosphor-Sauerstoffverbindung wie in Abbildung 2.2 gezeigt zu einer Ebene verbunden. Aus solchen Ebenen setzt sich eine dreidimensionale Struktur zusammen, die zwischen den Phosphor-Sauerstoffverbindungen Röhren aufweist, in denen Lithium interkaliert werden kann. Dabei besteht das Kathodenmaterial produktionsbedingt nicht aus einer homogenen Kristallstruktur, sondern vielmehr aus Partikeln der Kristallstruktur, die nebeneinander und in Schichten auf eine Folie aufgebracht werden. Dabei kann die Größe der Partikel Einfluss auf die Elektrochemie haben, wie in Abschnitt 2.1.4 auf Seite 30 gezeigt wird.

Durch die Bindung der Sauerstoffatome an das Phosphor-Atom neigt Lithium-Eisenphosphat anders als andere Kathodenmaterialien von Lithium-Interkalations Akkumulatoren nicht dazu bei zu hohen Temperaturen Sauerstoff frei zu setzen [17]. Eine solche Freisetzung von Sauerstoff führt zum sogenannten 'Thermal Runaway', da der freiwerdende Sauerstoff für exotherme Reaktion mit dem Elektrolyten zur Verfügung steht, wodurch zusätzliche Wärme produziert wird, die wiederum mehr Sauerstoff freisetzt. Das bedeutet, dass $LiFePO_4$ Akkumulatoren zwar nicht besser gegen Überstromereignisse oder innere Kurzschlüsse geschützt sind, als andere Lithium-Interkalations Akkumulatoren, dass aber die Gefahr, die durch ein solches Ereignis ausgelöst wird, verringert werden kann.

2.1.2 Elektrochemie

Im vollständig entladenen Zustand befinden sich keine Lithium-Atome im Gitter der Graphitelektrode. Durch anlegen eines Äußeren Feldes können Lithium-Atome im Lithium-Eisenphosphat Gitter ein Elektron abgeben und als Lithium-Ion in den Elektrolyten eintreten. Dabei tritt gleichzeitig ein Lithium-Ion aus dem Elektrolyten in das Gitter der Graphitelektrode ein und rekombiniert dort mit einem Elektron, das über den Außenleiter von der Kathode zur Anode gelangt ist. Dadurch entsteht eine erhöhte Lithium-Konzentration am Rand der Eisen-Phosphat Elektrode und eine niedrigere Lithium-Konzentration an der Grenze der Graphitelektrode. Durch diese Konzentrationsdifferenz entsteht durch Diffusion ein Ionenstrom innerhalb des Elektrolyten.

Innerhalb der Graphitelektrode werden die Lithium-Atome in den senkrecht zu den hexagonalen Graphenschichten stehenden p-Orbitalen eingelagert und so in die Graphitschicht interkaliert zu werden (siehe Abbildung 2.1b, vgl. [18]). Wird nun die äußere Spannung entfernt, indem die Batterie vom Ladegerät getrennt wird, so kann das re-kombinierte Lithium den Separator nicht mehr passieren, sodass die eingespeiste Energie erhalten bleibt, bis eine äußere Last angeschlossen wird. Über diese können die Elektronen abfließen, während die nun entstehenden Lithium-Ionen den Separator passieren.

Beim Entladen stellt sich entsprechend ein Ionenstrom durch den Elektrolyten von der Graphit-Elektrode zur Eisen-Phosphat-Elektrode ein, während die Elektronen über den Außenleiter und die angeschlossene Last von der Anode zur Kathode fließen. Dieser Vorgang ist in Abbildung 2.3 auf der nächsten Seite dargestellt.

Innerhalb des Eisen-Phosphat Materials der Kathode werden die Lithium-Atome entlang eindimensionaler Kanäle innerhalb der einzelnen Partikel des Materials eingelagert. Diese Kanäle entstehen durch die oben beschriebene Olivin-Struktur und führen zu einem Effekt, der in Abschnitt 2.1.4 auf Seite 30 näher beschrieben ist.




Abbildung 2.3: Ionentransport bei der Entladung eines LiFePO_4 Akkumulators. Elektronen wandern von der Anode durch den Verbraucher zur Kathode. Gleichzeitig können Lithium-Ionen aus der Graphitelektrode durch den Separator in die Eisenphosphat-Elektrode diffundieren.

2.1.3 Technischer Aufbau

Abbildung 2.4 auf der nächsten Seite zeigt den inneren Aufbau einer LiFePO_4 - Zelle.

Die Graphitschichten werden dabei auf eine Kupferfolie aufgebracht, die Eisenphosphat-Kristalle auf einer Aluminium-Folie. Diese Folien dienen gleichsam der elektrischen Anbindung an den Zellen-Polen. Dazu wird zwischen beiden Folien eine Separator-Folie aus Polypropylen und Polyethylen gelegt, sodass auf je einer Seite eine der beiden Elektrodenfolien über den Separator hinausragt, die andere nicht. Eine weitere Separator-Folie wird hinter die Kupferfolie gelegt, damit das so entstandene Folienpaket zu einem Zylinder aufgewickelt werden kann, ohne dass es zu einer Verbindung von Anode und Kathode kommen kann. Der Zylinder wird in einem Metallgehäuse untergebracht, das anschließend mit dem Elektrolyten befüllt wird.

Zur elektrischen Anbindung wird die Aluminium-Folie mit dem Aluminium-Gehäuse und die Kupferfolie mit einem elektrisch vom Gehäuse isoliertem Anschluss im Deckel verbunden. Das Gehäuse, welches als Grundlage für die Abmessungsbestimmungen der Zellsensoren der Klasse-3 im BATSEN-Projekt dient, ist in Abbildung 2.5 auf der nächsten Seite dargestellt.




Abbildung 2.4: Technischer Aufbau einer Lithium-Eisenphosphat-Zelle nach [12]




Abbildung 2.5: Abmessung der 42 Ah $LiFePO_4$ -Akkumulatorzellen der Firma Repenning nach [8]

2.1.4 Eigenschaften und Modellierung

Für die Betrachtung der elektrochemischen Eigenschaften von Lithium-Eisenphosphat Akkumulatoren kommen wie bei jeder System-Analyse zwei Ansätze in Frage: eine Top-Down Betrachtung oder eine Bottom-Up-Betrachtung. Bei letzterer wird auf der kleinsten für die Eigenschaften relevanten Ebene mit der Analyse des Systems begonnen. Im Falle eines Lithium-Interkalations-Akkumulators also etwa auf der Ebene der am Ladungstransport beteiligten Elektronen oder den Atomen, die sich im Kristallgitter befinden oder als Ionen im Elektrolyten vorhanden sind.

In der Literatur, die sich im Speziellen mit der Modellierung von Lithium-Eisenphosphat Akkumulatoren befasst, kommen vornehmlich mehrdimensionale Simulationen zum Einsatz, welche diesen Bottom-Up Ansatz verfolgen und die physikalischen und chemischen Vorgänge innerhalb der Zelle betrachten. Als Beispiele seien das Modellierungswerkzeug 'detailed electrochemistry and numerical impedance simulation (DENIS)' der Universität Heidelberg [19] oder die 'Mikrostrukturmodellierung von Lithiumbatterie-Elektroden' des Karlsruher Institut für Technologie [20] genannt. Für eine Implementierung in einem in-Situ Sensor sind solche sehr rechenintensiven Modelle aktuell noch unattraktiv. Im Gegensatz dazu bieten Ersatzschaltbildmodelle eine Näherung des von außen messbaren Verhaltens der Zelle ab, was dem Top-Down Ansatz entspricht. Hier wird eher das dynamische Verhalten eines Systems von außen betrachtet. Über diese Modelle lassen sich keine Rückschlüsse auf physikalische Vorgänge innerhalb der Batterie machen [21], entsprechend lässt sich auch die Bildung von Dendriten nicht nachzuvollziehen [22].

Für die Bestimmung von SoC und SoH sind Ersatzschaltbild-Modelle ausreichend geeignet.

Im Folgenden werden verschiedene Modellierungsansätze aus beiden Ansatzrichtungen vorgestellt. Dabei ist das Ziel nicht, die Verwendung dieser Modelle innerhalb dieser Arbeit. Stattdessen soll herausgestellt werden, welche Parameter durch eine Elektrochemische Impedanzspektroskopie ermittelt werden können, um mit diesen Erkenntnissen ein Anforderungsprofil für die eigene EIS-Messung zu erstellen.

Zwei-phasentransformation

Abbildung 2.6 auf der nächsten Seite zeigt, dass im Vergleich zu anderen Akkumulator-Technologien der Ruhespannungsverlauf über der Entladetiefe sehr flach ist. Es zeigt sich aber auch, dass es an den Randbereichen der Entladung, also bei fast vollständig geladener oder fast vollständig entladener Zelle, zu Abweichungen vom ansonsten fast linearen Verlauf kommt. Die Ursache für dieses Verhalten ist in der Art begründet, wie Lithium im Kristallgitter der Eisen-Phosphat Elektrode eingelagert wird.


Wie in Abschnitt 2.1.1 auf Seite 23 beschrieben, findet die Interkalation der Lithium Ionen in den Kanälen des Kristallgitters statt. Dabei kommt es nicht zu einer homogenen Einlagerung der Ionen in die Kanäle [24]. Stattdessen existieren sog. Grenzkonzentrationen, bei denen die Anziehungskräfte zwischen Wirtsgitter und eingelagerten Lithium-Ionen zu energetisch günstigen Zuständen führen. Eine weitere Einlagerung von Lithium-Ionen geschieht nur durch den Übergang eines Bereiches mit niedrigerer Grenzkonzentration zur höheren Grenzkonzentration. Für Lithium-Eisenphosphat werden in der Literatur übereinstimmend zwei Grenzkonzentrationen angegeben, deren absoluter Wert aber unterschiedlich angegeben wird [25], [26].

Ausgehend von einem anfangs völlig verarmten Kristallgitter, also einer Lithiumkonzentration nahe 0, geschieht bei der Interkalation nur Folgendes: Bis zum Erreichen der unteren Grenzkonzentration verändert sich die Lithiumkonzentration homogen. Danach bilden sich nach [27] an den Oberflächen ausreichend großer Partikel des Elektrodenmaterials Phasen mit der höheren Grenzkonzentration. Diese 'wachsen' mit zunehmender Lithium-Interkalation in die Partikel hinein. Es verbleibt ein Kern mit der niedrigeren Grenzenergie im inneren der Partikel, der mit zunehmender Lithium Einlagerung kleiner wird.


Ist ein Partikel vollständig mit der höheren Grenzkonzentration durchsetzt, so beginnt wieder eine Phase homogener Konzentrationssteigerung. Da für das Potential der Elektrode maßgeblich die Lithiumkonzentration an der Oberfläche der Partikel relevant ist, bleibt das Ruhespannungsniveau über einen weiten Bereich des SoC konstant, da in diesem Bereich das interkalierte Lithium ins Zentrum der Partikel wandert, ohne Einfluss auf die Konzentration an der Oberfläche der Partikel zu nehmen.

Abbildung 2.7 auf Seite 32 zeigt schematisch den Verlauf der Ruhespannung über den State of Charge sowie zusätzlich die Lithiumkonzentration in einem beispielhaften Partikel des Eisen-Phosphat-Materials, welches außerhalb der unteren und oberen Grenzkonzentration eine homogene Konzentrationsänderung erfährt und dazwischen die sog. Zwei-Phasentransformation durchläuft. Während dieser ist die Änderung der Ruhespannung über dem SoC noch deutlich flacher als in den Randbereichen.

In keinem Bereich steigt die Änderung der Ruhespannung über dem SoC über $2 \text{ mV}/\%$, wodurch eine zuverlässige Ladezustandserkennung über den SoC stark erschwert wird. Zwar



(a) Absoluter Verlauf der Zellenspannung



(b) Verlauf der Zellenspannung bezogen auf die Nennspannung

Abbildung 2.6: Beispielhafte Entladekurven verschiedener Batterietechnologien nach Daten aus [23]. Angegeben ist die Zellspannung, links auf einer absoluten Skala, rechts jeweils bezogen auf die Nennspannung. Deutlich zu erkennen ist der sehr flache Verlauf beim Lithium-Eisenphosphat-Akkumulator, außer an den Randbereichen.




Abbildung 2.7: Verlauf der Ruhepotentialspannung über verschiedene Lithiumkonzentrationen im Kristallgitter. Auf der Farbskala eingezeichnet sind die zwei Grenzkonzentrationen.

sind Messungen so geringer Spannungsschwankungen möglich, jedoch dauert das Abklingen der dynamischen Spannungsänderung zur Ruhepotentialspannung nach einer Belastung bis zu mehreren Stunden, während dieser Zeit liegt die Abweichung von der Ruhepotentialspannung deutlich über 2 mV .

Aus der Anschauung der zwei-phasigen Entladung lässt sich ein weiteres Problem erklären, das die Ermittlung des SoC aus der Ruhepotentialspannung erschwert. In [22] wird dargestellt, dass selbst nach sehr langen Abklingzeiten, (so groß, dass die Selbstentladung der Zellen nicht mehr vernachlässigbar ist), Unterschiede in der Ruhepotentialspannung bestehen bleiben. Dabei besteht eine Abhängigkeit der Abweichung vom erreichten SoC und ob dieser durch Aufladen oder Entladen erreicht wurde.

Abbildung 2.8 auf der nächsten Seite zeigt, dass die Ruhepotentialspannung nach dem Entladen mehrere Millivolt unterhalb der Ruhepotentialspannung des entsprechenden SoC nach der Ladung liegt.

Dies ist bedingt durch die Lithiumkonzentration, die jeweils nach dem Laden und Entladen an den Oberflächen der Partikel zu finden ist. Dabei muss beachtet werden, dass das Eisen-Phosphat-Material beim Laden Lithium abgibt und beim Entladen aufnimmt.

Beim Entladen lagern sich das eintreffende Lithium an der Oberfläche der Partikel an. Es entsteht eine Phase mit der höheren Grenzkonzentration um einen Kern, der die niedrige Grenzkonzentration an Lithium enthält. Dieser Kern schrumpft mit zunehmender Ladung. Wird zu einem bestimmten Zeitpunkt das Entladen unterbrochen, so wird die Lithiumkonzentration in den Partikeln aufgrund der Grenzkonzentrationen nicht homogenisiert, sondern verbleibt in der Konstellation mit Kern und Mantel auf verschiedenen Konzentrationsstufen. Bei der Ladung bildet sich bei Erreichen der oberen Grenzkonzentration an den Oberflächen der Partikel eine Phase mit der niedrigen Grenzkonzentration, die mit zunehmender Ladung wächst und den Kern aus höher konzentriertem Lithium schrumpfen lässt.




Abbildung 2.8: Hysterese der Ruhespannung einer $LiFePO_4$ Zelle in Abhängigkeit der Stromflussrichtung zum Erreichen eines Ladezustandes. Entnommen aus [22].

Stoppt man in diesem Fall die Entladung beim gleichen SoC wie oben die Ladung, so ist dieselbe Anzahl der Lithium-Atome in den Partikeln vorhanden, allerdings befindet sich nun eine Phase mit niedrig konzentrierten Lithium-Ionen an der Oberfläche. Dies stellt sich nach außen in einer niedrigeren Ruhespannung dar, da die Lithiumkonzentration an der Partikeloberfläche einen stärkeren Einfluss auf die Ruhespannung hat als die im Kern vorhandene. Der Vorgang von Laden und Entladen und die entsprechenden Konzentrationsverteilungen in einem Partikel sind in [Abbildung 2.9](#) dargestellt.




Abbildung 2.9: Lithium-Konzentrationsverteilung in einem Eisen-Phosphatpartikel beim Laden und Entladen.

Ersatzschaltbilder

Die im letzten Abschnitt beschriebenen elektrochemischen Modelle liefern zwar aufgrund ihrer Nachbildung der realen Vorgänge in der Zelle Erklärungen für die beobachtbaren Phänomene, allerdings wäre für die Simulation einer vollständigen Batteriezelle der Rechenaufwand extrem hoch. Um modellbasiert die Veränderungen innerhalb einer Zelle, insbesondere den SoC und SoH, nachzuverfolgen, ohne enorme Rechenleistung zur Verfügung zu stellen, nutzt man daher elektrische Ersatzschaltbilder (ESB) für die einzelnen Zellen. Diese Art der Top-Down Modellbildung löst sich von der Grundlage der Zellchemie und betrachtet stattdessen das Verhalten einer Zelle auf eine bestimmte Anregung. Dieses Verhalten wird dann mit einer minimalen Anzahl an diskreten Bauelementen nachgebildet.

Für das Gleichstromverhalten gelten dabei die Gesetzmäßigkeiten des Thevenin- oder Norton-Theorems [28], die besagen, dass ein System aus einer beliebigen Anzahl von Widerständen, Spannungsquellen und Stromquellen entweder beschrieben werden kann als Spannungsquelle mit Reihenwiderstand oder Stromquelle mit Parallelwiderstand. Dabei existiert zwischen den Größen im Thevenin-ESB U_{Th} und R_{Th} und den Größen im Norton-ESB I_N und R_N der Zusammenhang:

$$\begin{aligned} R_{Th} &= R_N \\ U_{Th} &= I_N \cdot R_N \end{aligned}$$

Abbildung 2.10 auf der nächsten Seite zeigt beispielhaft wie eine derartige Umwandlung aussieht.

Gleichzeitig kann an dieser Abbildung der große Nachteil der Methodik der Ersatzschaltbilder verdeutlicht werden. Im Bezug auf die Klemmen verhalten sich beide Ersatzschaltbilder vollkommen äquivalent, intern sind die Vorgänge aber unterschiedlich. Das Thevenin-ESB mit der Spannungsquelle setzt im Leerlauf keine Leistung um, da kein Strom fließt, dafür wird im Kurzschlussfall die Leistung $P_{Th,max} = U_{Th}^2/R_{Th}$ umgesetzt. Im Norton-ESB mit der Stromquelle wird im Leerlauf die maximale Leistung von $P_{N,max} = I_N^2 \cdot R_N$ umgesetzt, dafür bleibt das System im Kurzschlussfall ohne Verlustleistung. Obwohl also beide Modelle dem Top-Down Ansatz entsprechen, da sie das Klemmenverhalten korrekt abbilden, liefert das dennoch keine Aussage auf das interne Verhalten des beschriebenen Systems.

Im Wechselstromfall gilt analog dasselbe, wobei als Bauteile der zu vereinfachenden Systeme zusätzlich ideale Induktivitäten und ideale Kapazitäten zugelassen werden. Dann ergibt sich ein entsprechendes Ersatzschaltbild, das statt des realen Widerstandes R eine komplexe Impedanz \underline{Z} als Serien-, bzw. Parallelimpedanz besitzt. Allerdings beschränken sich auch diese Modelle darauf, lineare Vorgänge zu modellieren. Da die meisten realen Vorgänge, wie




Abbildung 2.10: Transformation eines Gleichstromnetzwerkes mit vielen Elementen zu einem einfachen Netzwerk nach Thevenin oder Norton.

auch das Verhalten einer Batteriezelle, nicht-lineare Anteile haben, sind Modelle, die sich auf diese einfachen Ersatzschaltbilder stützen, immer fehlerbehaftet.

Ersatzschaltbilder werden parametrisiert, sodass ihre Reaktion auf eine bestimmte Anregung der Reaktion des zu modellierenden Systems entspricht. Daraus folgt, dass ein Modell, welches bei einer Anregung korrekte Simulationsergebnisse liefert, bei stark abweichender Anregung nicht zwangsläufig auch sinnvolle Ergebnisse liefern muss. Bei der Erstellung eines Modells muss daher darauf geachtet werden, dass das erstellte Modell zur späteren Anwendung und der damit verbundenen Anregung passt.

Im Falle von Akkumulatoren kann eine erste einfache Fallunterscheidung wie folgt aussehen.

- Im **Betriebsfall** versorgt eine Batterie einen oder mehrere Verbraucher oder wird selbst geladen und dient eventuell als Puffer vor den Verbrauchern. Dabei werden konstante oder nicht-deterministisch schwankende Ströme über Zeiträume im Bereich von Sekunden über Minuten bis Stunden abgegeben oder aufgenommen. Es findet eine relevante Ent- und Aufladung der Zelle statt, die Einfluss auf den Ladungsinhalt der Batterie und somit die Ruhespannung hat. Vorgänge innerhalb des Akkumulators mit Zeitkonstanten unterhalb der genannten Zeiträume sind für ein Modell, das dieses Verhalten nachbilden soll, eher zweitrangig.
- Im Fall der **Messung des Kleinsignalverhaltens**, wie es bei einer EIS vorkommt, werden kleine Amplituden bei Frequenzen von wenigen mHz bis einigen kHz in das System eingeprägt. Hier spielen die Komponenten des Systems mit sehr kurzen Zeitkonstanten eine deutlich größere Rolle. Der SoC sollte während einer EIS-Messung




Abbildung 2.11: Einfaches Ersatzschaltbild einer Blei-Säure-Batterie nach [29].

nahezu konstant bleiben, weshalb die Ruhespannungsänderung im Modell eher untergeordnet zu realisieren ist.

Beide Ansätze verfolgen gegensätzliche Schwerpunkte, sodass es unwahrscheinlich erscheint, dass ein Modell gefunden werden kann, das beide Anregungsfälle gleichsam präzise beschreibt.

Innerhalb des BATSEN-Projektes hat sich Li [29] mit dem Modellieren von Blei-Säure-Batterien für die Implementation eines Kalman-Filters beschäftigt. Da dieses Filter genutzt werden sollte, um im laufenden Betrieb aus der dynamischen Zellspannung und dem Strom die Ruhespannung zu ermitteln, basieren seine Modelle auf dem Betriebsverhalten der Batterie und nicht auf dem Kleinsignalverhalten. Als einfache Näherung eines Batteriemodells dient dabei das in Abbildung 2.11 gezeigte Batteriemodell. Es basiert auf zwei Kapazitäten mit unterschiedlich großen Serienwiderständen. Die Kapazität C_{bulk} übersteigt dabei um Größenordnungen die Kapazität $C_{surface}$. Erstere stellt den Hauptenergiespeicher der Zelle dar. Sein Energieinhalt (und daher seine Spannung) ist die Zielgröße, die vom Kalman-Filter beobachtet werden soll. Alle drei Widerstände zusammen sind ursächlich für den Spannungseinbruch beim Entladen und die Spannungsüberhöhung beim Laden. Der zweite Kondensator beschreibt die abklingende Spannungsantwort nach einem Stromsprung.

Messungen zeigen, dass dieses Modell den realen Verlauf der Spannung bei einem vorgegebenen Strom nicht abbilden kann. Zum einen zeigt sich, dass die Spannungsüberhöhung beim Laden geringer ist als der Spannungsabfall beim Entladen und dass beide Vorgänge unterschiedliche Zeitkonstanten haben. Außerdem zeigt sich beim erstmaligen Entladen eine Spannungsüberhöhung, die auf einen induktiven Anteil hinweist. Daraufhin wurde das in Abbildung 2.11 gezeigte Modell entwickelt, das deutlich komplexer ist und nun auch Nichtlinearitäten, namentlich Dioden, enthält, die notwendig sind, um die unterschiedliche Reaktion in Abhängigkeit der Stromflussrichtung beim Laden und Entladen zu simulieren.




Abbildung 2.12: Ersatzschaltbild für eine Blei-Säure-Batterie und Auswirkungen im Signal nach [29].

Da dieses komplexere Modell aufgrund der deutlichen Nichtlinearitäten in einem klassischen Kalman-Filter nicht zu implementieren ist, hat Li trotz der deutlichen Abweichungen bei der direkten Simulation das erste Modell gewählt. Ist der Modellfehler nicht zu groß, so kann ein Kalman-Filter die Abweichungen der Simulation von der Messung ausreichend gut ausgleichen, um dennoch eine Vorhersage des Energie-Inhaltes der Bulk-Kapazität treffen zu können. Seine Ergebnisse zeigen, dass eine plausible laufende Bestimmung der Ruhespannung im Betrieb möglich ist, auch wenn diese durch deutliche dynamische Spannungen überlagert wird.

In Abbildung 2.6 auf Seite 31 wurde gezeigt, dass der Verlauf der Zellspannung einer Blei-Säure Batterie über den Ladungsinhalt nahezu linear ist und lediglich kurz vor dem Bereich der vollständigen Entladung von diesem Verlauf abweicht. Da Blei-Säure-Batterien in der Praxis nicht derart tief entladen werden sollten, ist die Annäherung der Ruhespannung mit einer Kapazität zulässig. Bei dieser sinkt die Ruhespannung linear über die entnommene Ladung. Lithium-Interkalations-Akkumulatoren können, ohne übermäßig Schaden zu nehmen, über ihren gesamten SoC und Spannungsbereich verwendet werden. Dabei weisen sie neben einem sehr flachen Verlauf der Ruhespannung über den SoC einige deutliche Abweichungen in den Randbereichen auf, deren Ursprung, wie im letzten Abschnitt erklärt, in der Zwei-Phasentransformation des Lithiums im Eisen-Phosphat und Graphit-Gitter liegt. Daher ist ein Kondensator als Ladungsspeicher schlecht geeignet, um die Ruhespannung einer Zelle in einem Ersatzschaltbild darzustellen. Roscher [22] verwendete daher eine einstellbare Spannungsquelle für die Ruhespannung. Der Spannungswert dieser Quelle entsteht mathematisch aus dem durch das Modell bestimmten SoC und der im Vorfeld ermittelten




Abbildung 2.13: Ersatzschaltbild des Ladezustandsbeobachters nach Roscher [22].

Ruhespannungskurve (vgl: [Abbildung 2.13](#)). Für die Modellierung des dynamischen Verhaltens wird zum einen der serielle Klemmenwiderstand R_s und dazu in Reihe eine Kapazität C_p mit parallelgeschaltetem Widerstand R_p verwendet. Er stellt fest, dass für ausreichend lange Ladungs- und Entladungszeiten dieses Modell brauchbare Ergebnisse liefert, wenn die Beschreibung der Ruhespannung über den durch Integration des Stroms gewonnenen Ladezustand ausreichend gut ist.

Roscher bestimmt für dieses Modell den Impedanzverlauf über verschiedene Frequenzen und ermittelt dabei, dass eine signifikante Abweichung im qualitativen und quantitativen Verlauf der Impedanz-Frequenzganges von typischen Lithium-Eisenphosphat-Batterien und dem von ihm vorgestellten Modell besteht (vgl. [Abbildung 2.14](#) auf der nächsten Seite). Das Modell eignet sich, um den Betriebsfall darzustellen, nicht aber, um die Parameter für das Modell über eine EIS zu gewinnen.

Die [Abbildung 2.14](#) auf der nächsten Seite zeigt eine sogenannte Nyquist-Darstellung des Impedanzspektrums einer Batterie, die in [Abschnitt 2.2](#) auf Seite 44 näher vorgestellt wird. Es ist hier der Imaginärteil über dem Realteil einer Messung in einem bestimmten Punkt aufgetragen. Man kann feststellen, dass die Ordinate invertiert dargestellt ist. Das ist bei Impedanzspektroskopien von Akkumulatoren üblich, da der Großteil des Verhaltens kapazitiven Charakter hat und sich deshalb bei negativen Imaginärteilen abspielt.

Aus der [Abbildung](#) geht nicht hervor, zu welcher Frequenz die einzelnen Messpunkte gehören. Die Darstellung beginnt bei kleinem Realteil und positivem Imaginärteil bei hohen Frequenzen im Bereich mehrerer kHz und endet bei großem Realteil und großem negativen Imaginärteil bei kleinen Frequenzen weniger mHz.




Abbildung 2.14: Impedanzspektren der verschiedenen Batteriemodelle nach Roscher. Links das Spektrum des R_s -RC-Modells aus Abbildung 2.13 auf der vorherigen Seite. Rechts das Spektrum des Thevenin-Modells mit ZARC-Element und Warburg-Impedanz aus Abbildung 2.16 auf Seite 41. Übernommen aus [22].

Man kann dem Bild entnehmen, dass bei hohen Frequenzen ein induktiver Anteil wirksam ist. Da die Kurve nicht bei 0 Ohm Realteil die Abszisse schneidet, muss auch ein dauerhaft wirksamer ohmscher Widerstand vorhanden sein. Es schließt sich ein bogenförmiger Verlauf an, wie er z.B. bei der Parallelschaltung von Kapazität und Widerstand im ersten Modell nach Roscher entstanden ist. Abschließend bildet der Verlauf entweder eine Biegung hin zu einem linearen Verlauf ab oder einen zweiten Bogen mit sehr großem Radius.

Roscher entscheidet sich ein zweites Modell mit einem linearen Ausklingen des Verlaufs mittels Warburg-Impedanz zu realisieren. Außerdem verwendet er für den ersten Bogen ein sogenanntes ZARC-Element. Beide Elemente werden nun beide kurz vorgestellt.

Constant Phase Element Um ein ZARC-Element zu erhalten, benötigt man zunächst ein sogenanntes 'Constant Phase Element'. Dieses skaliert frequenzabhängig den Betrag des Eingangssignals mit Q und addiert eine über alle Frequenzen konstante Phase, die vom Exponenten n bestimmt wird. Für $n = 1$ entspricht die CPE einem idealen Kondensator. Die Übertragungsfunktion lautet:




Abbildung 2.15: Impedanzspektren von CPE, ZARC und Warburg-Impedanz von links nach rechts. Für CPE und ZARC sind jeweils 3 Fälle dargestellt. Beim ZARC verlassen die Kurven den Nullpunkt unter den beim CPE ersichtlichen Winkeln.

$$\begin{aligned}
 H_{CPE} &= \frac{1}{Q(j\omega)^n} \\
 H_{CPE}|_{n=1} &= \frac{1}{Q(j\omega)^1} \\
 &= \frac{1}{Q(j\omega)} \quad \Rightarrow \quad \frac{1}{C(j\omega)}
 \end{aligned}$$

ZARC Das ZARC-Element entsteht durch das Parallelschalten eines CPE mit einem Widerstand. Die Bezeichnung rührt aus der Kombination von Z für die Impedanz des Widerstandes und ARC für die Bogenform des Ausgangssignals her. Für kleine Frequenzen schließt das CPE den Widerstand kurz und das Ausgangssignal liegt im Nullpunkt. Mit steigender Frequenz steigt der Widerstand des CPE und der parallele Widerstand R fällt mehr in Gewicht. Hin zu großen Frequenzen bildet das CPE einen Leerlauf und der Bogen endet auf der realen Achse beim Wert des parallelen Widerstandes. Eine Parallelschaltung von Kapazität und Widerstand erzeugt ebenfalls einen Bogen, der allerdings immer einen Halbkreis abbildet, da er mit 90° aus dem Nullpunkt startet. Durch Verwendung des CPE gewinnt man also einen Freiheitsgrad in der Darstellung.

Warburg-Impedanz Bei einer Warburg-Impedanz handelt es sich um den Sonderfall eines CPE mit $n = 0.5$. Also um einen frequenzabhängigen Widerstand, der dem Signal immer eine Phasendrehung von 45° hinzufügt. Die Impedanzspektren aller drei einzelnen Elemente sind in [Abbildung 2.15](#) dargestellt.




Abbildung 2.16: Ersatzschaltbild der Impedanzspektroskopie nach Roscher [22].

Diese Elemente bilden einen Teil des in Abbildung 2.16 gezeigten ESB. Die Parameter für die Bauteile werden über ein Fehlerminimierungsverfahren ermittelt. Die Impedanzspektren dieses Modells und des ursprünglichen Modells sind Abbildung 2.14 auf Seite 39 abgebildet. Man erkennt, dass der prinzipielle Verlauf vom zweiten Modell nachvollzogen wird. Es existieren jedoch teilweise erhebliche Abweichungen.

Beispielsweise lässt sich die angesprochene Krümmung der Kurve hin zu kleinen Frequenzen nicht mit einem einzelnen Warburg-Element abbilden, das einen linearen Verlauf hat. Der gekrümmte Verlauf der Impedanz hin zu sehr hohen Frequenzen kann ebenfalls nicht mit einer idealen Induktivität dargestellt werden. Insgesamt bietet das Modell trotz der Verwendung von ungewöhnlichen und aufwändig zu simulierenden Komponenten nicht das gewünschte Ergebnis.

Quantmeyer, Kießling und Liu-Henke [21] nutzen, statt komplizierter Elemente, eine einstellbare Spannungsquelle für die Ruhespannung, einen Serienwiderstand als Klemmenwiderstand und zusätzlich eine Kaskade von Kapazitäten mit parallel geschalteten Widerständen. Dieses Modell kann als erweitertes Modell des ersten Roscher Modells gesehen werden, das anstatt eines einzelnen Elementes aus paralleler Kapazität und parallelem Widerstand eine Reihenschaltung solcher Elemente verwendet. Wie bereits gesagt, lässt sich durch Parallelschalten von Kapazität und Widerstand ein Bogen erzeugen, der immer unter einem Winkel von 90° aus seinem Ursprung tritt. Durch in Reihenschalten mehrere solcher Elemente mit verschiedenen Zeitkonstanten lassen sich verschiedene Bögen im Spektrum erzeugen und die Form der einzelnen Bögen variieren. Mit der Anzahl dieser Elemente steigt der Simulationsaufwand dieser Modelle, allerdings ist auch eine Verbesserung der Systemabbildung zu erwarten. Abbildung 2.17 auf der nächsten Seite zeigt das ESB für eine beliebige Anzahl von kaskadierten Bogenelementen. Die Autoren nutzen die Methode der kleinsten Fehler-





Abbildung 2.17: ESB mit variabler Spannungsquelle für die Ruhespannung nach [21].

quadrate aus einer EIS-Messung, die besten Parameter für ein Modell mit einer gegebenen Anzahl von Bogenelementen zu ermitteln.


Mit einem solchen Modell lässt der induktive Anteil hin zu sehr schnellen Frequenzen nicht abbilden. Außerdem besteht die Gefahr, dass bei Modellen, die zu viele Parameter mit Hilfe der Methode kleinster Fehlerquadrate anzupassen versuchen, am Ende ein Modell entsteht, das zwar alle Punkte der Testmessung trifft, dazwischen aber deutlich schwingt. Daher ist es zum einen wichtig, eine deutlich größere Anzahl an Messpunkten als die Zahl der Parameter zu verwenden und im Anschluss zu überprüfen, ob das erstellte Modell plausibel ist. Außerdem ist klar, dass ein solches Modell nur innerhalb des mit der Testmessung abgedeckten Frequenzbereiches das System nachbilden kann, weshalb man darauf achten muss den gesamten relevanten Frequenzbereich des Systems in die Modellbildung mit einzubeziehen.

Die Autoren testeten dieses Modell und stellen fest, dass für vier Bogenelemente bereits eine annehmbare Annäherung an das Impedanzverhalten eines nicht näher genannten Lithium-Interkalations-Akkumulators im Frequenzbereich zwischen 50 mHz und 2 kHz erreichbar ist. Bei nur zwei Elementen weicht die Kurve noch deutlich ab. Die Verläufe sind in [Abbildung 2.18 a\)](#) und [b\)](#) dargestellt. Das parametrisierte Modell mit den vier Elementen verwenden sie, um den Verlauf einer Batteriespannung bei mehrsekündiger Ladung und Entladung mit großen Strömen zu simulieren. [Abbildung 2.18 c\)](#) zeigt, dass der Verlauf der Kurve annähernd dem gemessenen Spannungsverlauf entspricht, obwohl die Parameter für das Modell über einen anderen Betriebsfall ermittelt wurden. Die Autoren machen keine Aussage über die quantitative Art des Fehlers der Simulation. Dennoch scheinen die Ergebnisse darauf hinzuweisen, dass hier ein Modell gefunden wurde, das sowohl Kleinsignalverhalten als auch das Betriebsverhalten abbilden kann.



(a) Impedanzspektrum des Modells mit zwei Bogenelementen.

(b) Impedanzspektrum des Modells mit vier Bogenelementen.



(c) Simulation eines Betriebsfalls mit sekundenlanger Ladung und Entladung bei verschiedenen Stromstufen.

Abbildung 2.18: Modelleigenschaften der Modelle nach Quantmeyer et al. mit zwei oder vier Bogenelementen, bestehend aus einer Kapazität mit parallelem Widerstand. Entnommen aus [21].

2.2 Elektrochemische Impedanzspektroskopie

Im vorherigen Abschnitt wurde gezeigt, dass es möglich ist, mit Hilfe von einfachen Ersatzschaltbild-Modellen Vorhersagen über den Ladezustand SoC und den allgemeinen Gesundheitszustand SoH von Akkumulatoren zu machen. Damit diese Modelle genutzt werden können, müssen ihre Parameter bestimmt werden. Da das Modell selber von verschiedenen Zuständen wie dem SoC und dem SoH abhängt, ist es notwendig, die Modellparameter laufend aktuell zu halten, wenn man verhindern will, dass deutliche Abweichungen zwischen Modellverhalten und Simulationsverhalten entstehen. Wie ebenfalls im vorherigen Abschnitt angesprochen, kann ein Spektrum des komplexen Innenwiderstandes der Batterie über verschiedene Frequenzen Aufschluss über solche Parameter geben. Das Erfassen eines solchen Spektrums wird 'Elektrochemische Impedanzspektroskopie (EIS)' genannt. Ziel dieser Arbeit ist es eine solche EIS mit den Sensoren des BATSEN-Projektes durchzuführen. Dazu wird der aktuelle Stand der Technik der EIS im Folgenden vorgestellt.

2.2.1 Begriffserklärung Impedanz

In diesem Abschnitt soll der Begriff Impedanz, der das Ergebnis einer Elektrochemischen Impedanzspektroskopie darstellt, erläutert werden. Außerdem werden verschiedene Methoden zu Visualisierung von Impedanzen vorgestellt.

Mathematische Betrachtung der Impedanz

Jedes lineare elektrische System reagiert auf eine Anregung mit einer Spannung $u(t) = \hat{u} \cdot \sin(2\pi f \cdot t)$ mit der Signalfrequenz f durch einen Strom für den allgemein gilt: $i(t) = \hat{i} \cdot \sin(2\pi f \cdot t + \phi)$. Dabei ist ϕ die Phasenverschiebung zwischen den sinusförmigen Signalen. Handelt es sich bei dem System um einen Widerstand R oder ein Netzwerk aus Widerständen, so ist $\phi = 0$ und für den Strom gilt $\hat{i} = \hat{u}/R$. Im Zeitbereich ist der Zusammenhang zwischen Strom und Spannung durch das Lösen von Differentialgleichungen herzustellen.

Dies ist für einfache Systeme die beispielsweise nur aus einer Induktivität L oder einer Kapazität C bestehen noch möglich, da hier die Phasendrehung immer $\pm 1/2\pi$ beträgt.

Hier gilt dann für die Induktivität:

$$\begin{aligned}
u(t) &= \frac{di(t)}{dt} \cdot L \\
di(t) &= \frac{1}{L} u(t) dt \\
i(t) &= \frac{1}{L} \int_{-\infty}^{\infty} u(t) dt \\
i(t) &= \frac{1}{L} \int_{-\infty}^{\infty} (\hat{u} \cdot \sin(2\pi f \cdot t)) dt \\
i(t) &= \frac{\hat{u}}{L} \int_{-\pi}^{\pi} \sin(2\pi f \cdot t) dt \\
i(t) &= -\frac{\hat{u}}{L} \left[\cos(2\pi f \cdot t) \cdot \frac{1}{2\pi f} \right] \\
i(t) &= \frac{\hat{u}}{2\pi f \cdot L} \sin\left(2\pi f \cdot t - \frac{\pi}{2}\right) \\
\Rightarrow & \qquad \qquad \hat{i} = \frac{\hat{u}}{2\pi f \cdot L} \qquad \phi = -\frac{\pi}{2}
\end{aligned}$$

Und für die Kapazität

$$\begin{aligned}
i(t) &= \frac{dU(t)}{dt} \cdot C \\
i(t) &= \frac{d\hat{u} \cdot \sin(2\pi f \cdot t)}{dt} \cdot C \\
i(t) &= \hat{u} \cdot \cos(2\pi f \cdot t) \cdot C \cdot 2\pi f \\
i(t) &= \hat{u} C \cdot 2\pi f \cdot \sin\left(2\pi f \cdot t + \frac{\pi}{2}\right) \\
\Rightarrow & \qquad \qquad \hat{i} = \hat{u} C \cdot 2\pi f \qquad \phi = \frac{\pi}{2}
\end{aligned}$$

Besteht ein System aus mehreren Elementen, so ist das Suchen einer Lösung der Differentialgleichung im Zeitbereich oft nicht mehr sinnvoll. Stattdessen bietet es sich an, in den Frequenzbereich zu wechseln. Dazu werden alle Komponenten des Systems und alle Signale der Fourier-Transformation unterzogen. Mit dem Operator $\mathcal{F}\{\}$ für die Fourier-Transformation folgt:

$$\begin{aligned}\mathcal{F}\{u(t)\} &= \underline{U}(j\omega) \\ \mathcal{F}\{i(t)\} &= \underline{I}(j\omega)\end{aligned}$$

Für Gleichstromanwendungen gilt das ohmsche Gesetz, das geschrieben werden kann als: $R = U/i$. Analog zum so bestimmten Gleichstromwiderstand kann im Zeitbereich für Wechselgrößen eine Impedanz bestimmt werden zu:

$$\underline{Z}(j\omega) = \frac{\underline{U}(j\omega)}{\underline{I}(j\omega)} = \frac{\mathcal{F}\{u(t)\}}{\mathcal{F}\{i(t)\}} \quad (2.1)$$

Auch beim Verzicht auf die Frequenzabhängigkeit von \underline{Z} handelt es sich bei der Impedanz um eine komplexe Größe. Diese kann beschrieben werden durch einen Betrag $|\underline{Z}|$ und eine Phase ϕ , dann gilt:

$$\underline{Z} = |\underline{Z}| \cdot e^{j\omega\phi} \quad (2.2)$$

Außerdem kann eine komplexe Zahl durch einen Realteil $Re\{\underline{Z}\}$ und einen Imaginärteil $Im\{\underline{Z}\}$ beschrieben werden, sodass gilt:

$$\underline{Z} = Re\{\underline{Z}\} + j \cdot Im\{\underline{Z}\} \quad (2.3)$$

wobei j die in der Elektrotechnik übliche Schreibweise der imaginären Einheit i ist.

Der Zusammenhang der Darstellungsarten komplexer Zahlen ergibt sich wie folgt:

$$Re\{\underline{Z}\} = |\underline{Z}| \cos(\phi) \quad Im\{\underline{Z}\} = |\underline{Z}| \sin(\phi) \quad (2.4)$$

$$|\underline{Z}| = \sqrt{Re\{\underline{Z}\}^2 + Im\{\underline{Z}\}^2} \quad \phi = \tan^{-1} \left(\frac{Im\{\underline{Z}\}}{Re\{\underline{Z}\}} \right) \quad (2.5)$$

Darstellungsformen

Die komplexe Ebene bietet eine gute Möglichkeit zur Darstellung komplexer Zahlen. Dazu wird auf der Abszisse der Realteil einer Zahl und auf der Ordinate der Imaginärteil aufgetragen.. Alternativ kann auch ein 'Zeiger' der Länge des Betrags der komplexen Zahl gezeichnet werden, der im Ursprung beginnt und mit der positiven Halbachse der Abszisse den Winkel ϕ aufspannt. Abbildung 2.19 zeigt, das für beide Darstellungsformen derselbe 'Zeiger' entsteht.

Die abgebildete Impedanz \underline{Z} stellt den Wechselstromwiderstand für eine bestimmte Frequenz f dar. Die bei der Elektrochemischen Impedanzspektroskopie vermessenen Systeme haben einen frequenzabhängigen komplexen Widerstand. Das bedeutet, um eine Darstellung des Systemverhaltens zu erstellen, muss die Impedanz für verschiedene Frequenzen aufgetragen werden. Wie dieser Frequenzbereich zu wählen ist, hängt von den, im zu messenden System vorhandenen, Zeitkonstanten ab. In [30] wird dargestellt, dass bei Frequenzen zwischen 10 mHz und 100 mHz die Zeitkonstante der Diffusion der Ladungsträger im Elektrolyten liegt. Zwischen 1 Hz und 100 Hz liegt die Zeitkonstante des Ladungsdurchtritts ins Kristallgitter der Elektroden. Zwischen 100 Hz und etwa 1 kHz liegt die Zeitkonstante des Ionen-Durchtritts durch die Passivierungsschicht der Anode. Etwa bei 1 kHz wird die Impedanz der Zelle rein real und gibt hier den rein ohmschen Innenwiderstand der Zelle an. Anschließend zeigt die Zelle induktives Verhalten, das etwa bis in den hohen kHz Bereich beobachtet werden kann. Der für die Messung interessante Bereich erstreckt sich also von wenigen mHz bis zu einigen kHz.

Um die üblichen Darstellungsformen für Elektrochemische Impedanzspektroskopie vorstellen zu können, wurde das in Anhang G vorgestellte Batteriemodell simuliert, das im angegebenen Frequenzbereich ein Verhalten zeigt, das an einen realen Akkumulator angelehnt ist.




Abbildung 2.19: Darstellung einer komplexen Zahl in der komplexen Ebene. Links sind Betrag und Phase aufgetragen, rechts sind Realteil und Imaginärteil aufgetragen.

Bode-Diagramm Beim Bode-Diagramm werden der Betrag der Impedanz und die Phase der Impedanz jeweils über der Frequenz aufgetragen. Dabei wird üblicherweise die Frequenzachse in einer logarithmischen Einteilung dargestellt. Bei Frequenzgängen von Filtern ist es üblich, auch die Achse des Betrages logarithmisch darzustellen, da Betragsunterschiede über mehrere Dekaden üblich sind. Bei der EIS ist die Änderung des Impedanzbetrages über den betrachteten Frequenzbereich regelmäßig klein genug, sodass hier auf einer linearen Skala dargestellt werden kann. Diese Darstellung eignet sich besonders, um die Frequenzabhängigkeit darzustellen, den Einfluss der einzelnen Modellparameter kann man einer solchen Darstellung, wie sie in [Abbildung 2.20](#) gezeigt ist, nicht entnehmen.




Abbildung 2.20: Bodediagramm des Spektrums eines Akkumulators. Die obere Abbildung zeigt den Betrag der komplexen Impedanz in $m\Omega$, die untere Abbildung zeigt den Betrag in $^\circ$

Nyquist-Diagramm Bei einem Nyquist-Diagramm wie es in Abbildung 2.21 dargestellt ist, wird der Imaginärteil über dem Realteil aufgetragen. Da die bei der EIS vermessenen Akkumulatoren im wesentlichen kapazitives Verhalten haben, wird dabei die Abszisse negiert, es werden also negative Imaginärteile, wie sie bei kapazitivem Verhalten auftreten, im ersten Quadranten dargestellt. Bei dieser Darstellungsart geht zunächst die Information über die Frequenzzuordnung der einzelnen Messpunkte verloren. Sollte hier nicht selbsterklärend sein, welche Punkte zu welchen Frequenzen gehören, so sollte dies im Diagramm vermerkt werden. Im gezeigten Diagramm finden sich die Impedanzen, die bei den kleinsten Frequenzen gemessen wurden, oben rechts. Sie haben den größten Realteil und den negativsten Imaginärteil. Die größten Messfrequenzen zeigen sich hier im Bereich unten rechts. Die gezeigte Kurve ist bijektiv (eindeutig), das bedeutet jedem Frequenzwert ist genau eine komplexe Impedanz zugeordnet, dies ist jedoch keine allgemeine Eigenschaft eines Impedanzspektrums.




Abbildung 2.21: Nyquist-Diagramm des Akkumulators.

Aus den einzelnen Abschnitten des Nyquist-Diagramms lässt sich der Aufbau des Modells, mit dem diese Messung erfolgt ist, nachvollziehen. Abbildung 2.22 zeigt erneut das Nyquist-Diagramm und zusätzlich das verwendete Ersatzschaltbild. Die zusammengehörenden Elemente und Kurvenabschnitte sind farblich markiert.




Abbildung 2.22: Nyquist-Diagramm mit markiertem Verlauf entsprechend der beteiligten Schaltungselemente. Der Widerstand R_s kann direkt an der Schnittstelle der Ortskurve mit der x-Achse abgelesen werden. Die Induktivität L wirkt bei hohen Frequenzen und sorgt für eine mit der Frequenz wachsende Impedanz. Die beiden Bögen werden durch die in der Kapazität stark abweichenden Parallelschaltungen aus Kapazität und Widerstand erzeugt.

2.2.2 Messprinzip

In diesem Abschnitt soll das Prinzip der Elektrochemischen Impedanzspektroskopie erläutert werden.

Anregung

Um eine Impedanzspektroskopie an einem realen System durchzuführen, müssen die Impedanzen $\underline{Z}(j\omega)$ für verschiedene Frequenzen bestimmt werden. Im einfachsten Fall kann man dazu eine **monofrequente Anregung** verwenden. Dazu prägt man, für jede zu messende Frequenz, dem Prüfling ein sinusförmiges Signal ein. Dies kann entweder ein Strom oder eine Spannung sein. Wird ein Strom eingepreßt, so spricht man von einer galvanostatischen Messung, bei einer eingepreßten Spannung von einer potentiostatischen Messung. Abbildung 2.23 zeigt den Aufbau beider Anregungsschaltungen. Bei der potentiostatischen Regelung wird das Anregungssignal so angesteuert, das sich am Prüfling die gewünschte Spannungsschwankung einstellt. Der sich dabei einstellende Strom muss gemessen werden, um sowohl $u(t)$ als auch $i(t)$ zu kennen.

In Abschnitt 2.1.4 auf Seite 30 wurde gezeigt, dass Batteriezellen ein 'Gedächtnis' für den zuletzt geflossenen Strom besitzen, das sich sowohl auf die Ruhespannung als auch auf das dynamische Spannungsverhalten bei Belastung auswirkt [22]. Daher ist es sinnvoll, einen Akkumulator in verschiedenen Arbeitspunkten zu vermessen. Das heißt, dass dem Wechselanteil des Anregungssignals ein Gleichanteil hinzugefügt wird, der dafür sorgt, dass der Akkumulator entweder im Lade oder im Entladebetrieb getestet wird. Dies ist für die potentiostatische Messmethode nicht ohne Weiteres möglich, weshalb in dieser Arbeit ausschließlich die galvanostatische Messmethode Verwendung findet. Hierbei kann dem Anregungssignal $U(I_{soll})$ problemlos eine Gleichstromkomponente hinzugefügt werden.




Abbildung 2.23: Die beiden Schaltbilder zeigen links die potentiostatische und rechts die galvanostatische Anregungsschaltung. Bei der galvanostatischen Messung erfolgt die Regelung auf den in die 'Unit under Test (UUT)' gegebenen Strom, die UUT selber ist nicht Teil der Regelstrecke.

Zur Erzeugung eines solchen Signals ist, wie in Abbildung 2.23 auf der vorherigen Seite, eine aktive Regelschaltung notwendig, um dem Strom zu einer Sinuskurve zu formen. Die oberste Reihe von Abbildung 2.24 auf der nächsten Seite zeigt ein solches Sinus-Signal mit einer Frequenz von 100 Hz, das durch einen Gleichanteil so verschoben ist, dass die gesamte Messung im Entladebetrieb durchgeführt wird. Durch das Variieren des Gleichanteils ließe sich nun der Arbeitspunkt der Messung einstellen.

Für aufwands-reduzierte Messungen kann die Verwendung einer vollwertigen Endstufe, wie sie für das Erzeugen eines Sinus-Signals notwendig ist ein limitierender Kostenfaktor sein. Eine einfacher zu erzeugende Anregung stellt die **Rechteckförmige Anregung** dar. Die unteren beiden Reihen von Abbildung 2.24 auf der nächsten Seite zeigen Signale, die mit weniger Hardwareaufwand erzeugt werden können. Das mittlere Signal stellt ein Rechteck-Signal dar, welches ansonsten mit den Eigenschaften des Sinus-Signals übereinstimmt. Es schwingt ebenfalls mit der Grundfrequenz 100 Hz und hat den identischen Gleichanteil und die gleiche maximale Auslenkung. In der rechten Spalte sind jeweils die Spektren des Signals bis zu einer Frequenz von 1 kHz dargestellt.

Während im Spektrum des Sinus-Signals lediglich die Grundfrequenz und der Gleichanteil wiederzufinden sind, sieht man beim Rechtecksignal weitere Frequenzanteile bei den ungeraden Harmonischen der Grundfrequenz. Die Amplituden dieser Frequenzanteile fallen mit zunehmender Frequenz ab. Der Verlauf der Amplituden folgt der Si-Funktion, die durch die Fouriertransformation des Rechtecks entsteht. Obwohl die Amplituden der Harmonischen mit der Si-Funktion kleiner werden, ist das Spektrum des periodischen Rechtecksignals nicht bandbegrenzt. Da das Signal für die EIS mit einer endlichen Abtastrate abgetastet werden muss, kommt es zum Aliasing bei der Messung, die nicht durch ein Anti-Aliasing-Tiefpass vor der Abtastung verhindert werden kann, da die Abtastrate jeweils an die EIS-Frequenz angepasst werden muss. In [7] wird gezeigt, dass der Einfluss des Aliasing auf die Signal-Amplitude der Grundwelle abhängt von der Rate der Überabtastung. Tabelle 2.1 auf der nächsten Seite zeigt, dass der Einfluss deutlich geringer ist, wenn ungerade Faktoren für die Überabtastung verwendet werden. Dies liegt daran, dass in einem solchen Fall die Maxima und Minima der verschobenen Si-Funktionen nicht aufeinanderfallen.

Für die Verwendung eines Rechteck-Signals ist es also notwendig, eine ausreichend große Abtastrate zu wählen, um den Einfluss von Aliasing auf das Signal klein zu halten. Theoretisch ist es möglich, zusätzliche Frequenzanteile für die Auswertung EIS heranzuziehen. Dabei ist zum einen zu beachten, dass dann der Überabtastungsfaktor auf die größte auszuwertende Frequenz bezogen werden muss, andererseits ist zu bedenken, dass der Signal-Rausch Abstand der größer werdenden Frequenzanteile dadurch sinkt, dass diese immer kleiner Amplituden aufweisen.

Das Erzeugen eines Rechtecksignals erfordert zwar weniger Aufwand, als das Erzeugen eines gesteuerten Sinus-Signals, jedoch ist hierfür dennoch eine Regelung notwendig. Für




Abbildung 2.24: Vergleich verschiedener Anregungen und ihrer Spektren. Oben die monofrequente Anregung mit einem Sinus. Das Spektrum weist lediglich den Gleichanteil und die Messfrequenz auf. In der Mitte sieht ist ein rechteckförmigen Signal mit Stromoffset abgebildet. Der Gleichanteil im Signal ist identisch mit der Sinusanregung, zusätzlich finden sich im Spektrum die ungeraden Harmonischen der Grundfrequenz. Das untere Bild erzeugt einen Strom wie er beim gepulsten Einschalten einer ohmschen Last entsteht. Der Gleichanteil ist verschoben, da er automatisch in der Mitte zwischen Maximalstrom und Null liegt.

eine sehr kostengünstige Erzeugung der Anregung kann eine **geschaltete ohmsche Last** verwendet werden. Das entsprechende Stromsignal ist in [Abbildung 2.24](#) in der untersten Reihe abgebildet. Der Strom ist Null, solange die Last ausgeschaltet ist. Wird die Last eingeschaltet, so stellt sich ein Strom ein, der abhängig von der aktuellen Zellspannung, dem Innenwiderstand der Zelle und dem Last-Widerstand ist. In diesem Fall kann kein Arbeitspunkt eingestellt werden, da der Gleichanteil des Stromsignals immer der halben Amplitude entspricht. Das dargestellte Spektrum zeigt jedoch, dass auch in einem solchen Signal die gesuchte Grundfrequenz vorhanden ist und somit zur Auswertung zur Verfügung steht.

| Überabtastung K | 7 | 8 | 15 | 16 | 31 | 32 | 63 | 64 |
|-----------------|------|------|-------|------|------|------|------|------|
| Anteil / % | 0.84 | 2.61 | 0.183 | 0.65 | 0.04 | 0.16 | 0.01 | 0.04 |

Tabelle 2.1: Aliasig-Anteil der Grundwelle in Abhängigkeit der Überabtastung aus [7]

Messung der Systemantwort

Die Spannungsantwort des Prüflings auf einen Anregestrom muss gemessen werden. Wird bei einer galvanostatischen Messung der Strom

$$i(t) = I_{DC} + \hat{i} \cdot \sin(2\pi f \cdot t)$$

in den Prüfling eingepreßt, so hat die Spannungsantwort die Form $u(t) = U_{OCV} + Z_{DC} \cdot I_{DC} + \hat{u} \cdot \sin(2\pi f \cdot t + \phi)$, da lineare Systeme lediglich eine Skalierung der Amplitude und eine Phasendrehung verursachen können.

Dabei ist I_{DC} der überlagerte Gleichstrom der Anregung, U_{OCV} die Ruhespannung des Prüflings für den gegebenen SoC und Z_{DC} der für Gleichstrom wirksame Wert des Innenwiderstandes des Prüflings.

Analog zum Widerstand, der bei Gleichströmen dem ohmschen Gesetz nach durch $R = U/I$ bestimmt werden kann, erhält man ein Aussage über die frequenzabhängige Impedanz durch Rechnung aus:

$$\begin{aligned} \underline{Z}(j\omega) &= \frac{U(j\omega)}{I(j\omega)} \\ &= \frac{\mathcal{F}\{u(t)\}}{\mathcal{F}\{i(t)\}} \\ &= \frac{\mathcal{F}\{\hat{u} \cdot \sin(2\pi f_{EIS} \cdot t + \phi)\}}{\mathcal{F}\{\hat{i} \cdot \sin(2\pi f_{EIS} \cdot t)\}} \end{aligned}$$

Da die Aufzeichnung von $u(t)$ und $i(t)$ durch Abtasten erfolgt, sind diese Signale zeitlich diskretisiert, sodass statt der Fourier-Transformation die Diskrete-Fourier-Transformation (DFT) durchgeführt werden muss. Diese liefert keine kontinuierlichen Spektren sondern nur Spektrallinien bei bestimmten Frequenzen. Für diese gilt bei einer Abtastrate von F_a und einer Anzahl an transformierten Werten N_{DFT} , dass folgende Frequenzen abgebildet werden können:

$$f_{DFT} = \left\{ 0, \frac{1 \cdot F_a}{N_{DFT}}, \frac{2 \cdot F_a}{N_{DFT}}, \dots, \frac{(1 - N_{DFT}) \cdot F_a}{N_{DFT}} \right\} \quad (2.6)$$

Da bei der EIS-Messung, im Unterschied zu vielen Anderen Messaufgaben, die gesuchte Frequenz bekannt ist, ist es sinnvoll, das Verhältnis aus Abtastrate und Anzahl der Abtastwerte so anzupassen, dass die Anregungsfrequenz F_{EIS} genau von einer Frequenz der Menge

f_{DFT} getroffen wird. Den diskreten Spektren in Abbildung 2.24 auf Seite 53 kann entnommen werden, dass bei sinusförmiger Anregung immer nur ein Frequenzwert von Interesse ist. Die DFT oder auch die auf Rechenaufwand optimierte Variante Fast-Fourier-Transformation (FFT) berechnen aber immer alle Frequenzpunkte die in f_{DFT} enthalten sind. Auch wenn man bei rechteck-förmiger Anregung mehrere Frequenzen auswertet, so bleibt immer der Großteil der berechneten Werte ungenutzt. Daher ist es sinnvoll nach einer Möglichkeit zu suchen, gezielt nur bestimmte Werte der DFT zu berechnen. Ein Algorithmus, der diese Aufgabe übernimmt, ist der im Folgenden vorgestellte Goertzel-Algorithmus.

Goertzel-Algorithmus

Die hier dargestellte Herleitung des Goertzel-Algorithmus aus der DFT entstammt [31] und wurde zum besseren Verständnis mit mehr Zwischenschritten nachvollzogen.

Für die DFT $X[k]$ einer Folge $x[n]$ der Länge N gilt:

$$X[k] = \sum_{n=0}^{N-1} x[n] W_N^{kn}, \quad k = 0, 1, \dots, N-1, \quad (2.7)$$

Wobei für die sogenannten Twiddle-Faktoren $W_N^{kn} = e^{-j(2\pi kn/N)}$ gilt. Die Berechnung aller N Werte von $X[k]$ benötigt laut Literatur $4N^2$ reelle Multiplikationen und $N(4N-2)$ reelle Additionen.

Das Ergebnis der e-Funktion hat immer den Betrag 1 und beschreibt für $\phi = 0 \rightarrow 2\pi$ einen Vollkreis in der komplexen Ebene. Daraus resultiert, dass die Funktion periodisch mit ganzzahligen Vielfachen des Exponenten von 2π ist.

Daher gilt, dass

$$W_N^{-kN} = e^{j\frac{2\pi}{N}Nk} = e^{j2\pi k} = 1 \quad | \quad k \in \mathbb{N}$$

Das bedeutet, dass dieser Term an jeden anderen multipliziert werden kann, ohne das Ergebnis zu verändern. Dann gilt für Gleichung (2.7):

$$\begin{aligned} X[k] &= W_N^{-kN} \sum_{r=0}^{N-1} x[r] W_N^{kr}, & k = 0, 1, \dots, N-1, \\ &= \sum_{r=0}^{N-1} x[r] W_N^{-k(N-r)}, & k = 0, 1, \dots, N-1, \end{aligned} \quad (2.8)$$

Unter Zuhilfenahme der diskrete Darstellung der Sprungfunktion:

$$u[n] = \begin{cases} 1, & n \geq 0 \\ 0, & n < 0 \end{cases} \quad (2.9)$$

Kann die folgende Gleichung aufgestellt werden:

$$y_k[n] = \sum_{r=-\infty}^{\infty} x[r] W_N^{-k(n-r)} u[n-r] \quad (2.10)$$

Da Eingangsfolge und Ausgangsfolge auf N Werte beschränkt sind, gilt:

$$x[r] = 0 \text{ für } r < 0 \text{ und } r \geq N - 1$$

$$y_k[n] = 0 \text{ für } n < 0 \text{ und } n \geq N - 1$$

und Gleichung (2.10) kann beschränkt werden auf:

$$y_k[n] = \sum_{r=0}^{N-1} x[r] W_N^{-k(n-r)} \quad (2.11)$$

Daraus folgt beim Vergleich mit Gleichung (2.8) auf der vorherigen Seite

$$X[k] = y_k[n] |_{n=N} \quad (2.12)$$

Der in Abbildung 2.25 auf der nächsten Seite gezeigte Signalflussgraph realisiert die Gleichung (2.11), wenn er vor $n = 0$ in Ruhe ist.

Da es sich sowohl bei $y_k[n]$ als auch bei W_N^{-k} um komplexe Werte handelt, benötigt die Berechnung eines neuen $y_k[n]$ vier reelle Multiplikationen und vier reelle Additionen.

Um einen bestimmten Wert $X[k] = y_k[N]$ zu berechnen, müssen alle Iterationsschritte $y_k[1], y_k[2], \dots, y_k[N-1]$ berechnet werden. Daraus resultiert, dass die Berechnung eines Wertes $X[k] = y_k[N]$ $4N$ reelle Additionen und $4N$ reelle Multiplikationen benötigt. Das ist minimal schlechter als die DFT für die Berechnung aller $X[k]$ benötigt. Dennoch hat diese Implementierung schon in dieser Form den Vorteil, dass die Twiddle-Faktoren W_N^{-nk} nicht berechnet und gespeichert werden müssen. Stattdessen muss einmal W_N^{-k} berechnet werden und die weiteren Werte entstehen durch die Rekursion.

Um diesen Vorteil der einfachen Twiddle-Faktor Generierung bei gleichzeitiger Reduktion der Multiplikationen zu nutzen, wird zunächst die Übertragungsfunktion des Signalflussgraphen in Abbildung 2.25 auf der nächsten Seite aufgestellt:




Abbildung 2.25: Signalflußgraph rekursive Berechnung von $X[k]$. Durch die Rekursion muss nur einmal der Wert W_N^{-k} berechnet werden und für die Twiddle-Faktoren muss kein Speicher reserviert werden.

$$H_k[z] = \frac{1}{1 - W_N^{-k} z^{-1}} \quad (2.13)$$

Erweitert man mit dem Term $1 - W_N^k z^{-1}$ so erhält man:

$$\begin{aligned} H_k[z] &= \frac{1 - W_N^k z^{-1}}{(1 - W_N^{-k} z^{-1})(1 - W_N^k z^{-1})} \\ &= \frac{1 - W_N^{-k} z^{-1}}{(1 - e^{-j\frac{2\pi k}{N}} z^{-1})(1 - e^{j\frac{2\pi k}{N}} z^{-1})} \\ &= \frac{1 - W_N^{-k} z^{-1}}{(1 - e^{-j\frac{2\pi k}{N}} z^{-1} - e^{j\frac{2\pi k}{N}} z^{-1} + e^{j\frac{2\pi k}{N}} e^{-j\frac{2\pi k}{N}} z^{-2})} \\ &= \frac{1 - W_N^{-k} z^{-1}}{(1 - (e^{-j\frac{2\pi k}{N}} + e^{j\frac{2\pi k}{N}})z^{-1}) + z^{-2}} \\ &= \frac{1 - W_N^{-k} z^{-1}}{1 - ((\cos(-\frac{2\pi k}{N}) + j \sin(-\frac{2\pi k}{N})) + (\cos(\frac{2\pi k}{N}) + j \sin(\frac{2\pi k}{N}))) z^{-1} + z^{-2}} \\ &= \frac{1 - W_N^{-k} z^{-1}}{1 - ((\cos(\frac{2\pi k}{N}) - j \sin(-\frac{2\pi k}{N})) + \cos(\frac{2\pi k}{N}) + j \sin(\frac{2\pi k}{N})) z^{-1} + z^{-2}} \\ &= \frac{1 - W_N^{-k} z^{-1}}{1 - 2 \cos(\frac{2\pi k}{N}) + z^{-2}} \end{aligned} \quad (2.14)$$

Diese Übertragungsfunktion wird durch den in [Abbildung 2.26](#) auf der nächsten Seite gezeigten Signalflussgraphen realisiert. Hierbei ist zu beachten, dass zur Berechnung des Wertes $y_k[N]$ lediglich der rekursive linke Teil N -fach ausgeführt werden muss. Die Multiplikation mit dem Twiddle-Faktor muss nur einmal bei der Berechnung des Ausgangswertes durchgeführt werden. Wenn man von einer komplexen Eingangsgröße $x[n]$ ausgeht, liegt der Aufwand der Berechnung bei zwei reellen Multiplikationen und vier reellen Additionen für jede Rekur-




Abbildung 2.26: Signalflussdiagramm zweiter Ordnung zur rekursiven Berechnung. (Goertzel-Algorithmus).

sion und vier reelle Multiplikationen und vier reellen Additionen für den Ausgangswert. Damit ergibt sich der Aufwand zur Berechnung eines Wertes zu $2(N+2)$ reellen Multiplikationen und $4(N+1)$ reellen Additionen. Die Berechnung kommt also mit etwa der Hälfte der Multiplikationen der direkten Methode aus und bietet zusätzlich den Vorteil, dass die Faktoren $2\cos(\frac{2\pi k}{N})$ und W_N^k nur einmalig berechnet und gespeichert werden müssen.

Die Werte W_N^{nk} entstehen auch hier durch die Rekursion. Wenn festgelegt werden kann, dass die Eingangsfolge $x[n]$ reell ist, so bleiben alle Werte im rekursiven Pfad reell. Damit reduziert sich der Aufwand für eine Rekursion auf eine reelle Multiplikation und zwei reelle Additionen.

Ein weiterer Vorteil dieses Algorithmus ist, dass neben dem Speicherplatz für die Eingangsfolge nur Speicher für die zwei Faktoren und die zwei Verzögerer reserviert werden muss. Dabei ist der Faktor $2\cos(\frac{2\pi k}{N})$ immer reell. Da wir von einer reellen Eingangsfolge ausgehen, muss auch für die zwei Verzögerer der Speicher nicht für komplexe Zahlen ausgelegt werden, sodass insgesamt nur fünf Speicherstellen notwendig sind. Durch den geringen Speicherbedarf, die Möglichkeit gezielt einzelne Frequenzen, anstatt des gesamten Spektrums, zu berechnen und weil das Berechnen der W_N^{nk} durch die Rekursion so einfach wird, eignet sich der Goertzel-Algorithmus hervorragend für die Implementation in Mikrocontrollern und DSPs mit beschränkter Rechenleistung und Speicherangebot.

2.2.3 Impedanzspektroskopie an Akkumulatoren


Die Eigenschaften von Akkumulatoren stellen einige besondere Ansprüche an die Elektrochemische Impedanz-Spektroskopie, die im Folgenden kurz vorgestellt werden sollen.

Linearität des Systems


Chemische Prozesse wie sie in einem Akkumulator ablaufen, weisen im Allgemeinen ein nicht-lineares Strom/Spannungsverhalten auf [32]. Bei ausreichend kleiner Auslenkung der Spannungsantwort auf eine Anregung kann das Strom/Spannungsverhalten als quasi-linear über die Höhe der Auslenkung angenommen werden.

Abbildung 2.27 auf der nächsten Seite zeigt die durch Nichtlinearität eines Systems entstehende Verzerrung beispielhaft an einer Diodenkennlinie mit $I_s = 1 \mu\text{A}$ und $U_T = 26 \text{ mV}$. Man kann erkennen, dass für große Eingangströme I_e die Ausgangsspannung U_a verzerrt wird, was sich im Spektrum durch nicht ausreichend bedämpfte Harmonische der Grundschwingung zeigt. Das zweite Bild zeigt, dass für kleine Amplituden der Kurvenverlauf annähernd linear ist, sodass die Verzerrung mit dem Auge nicht mehr zu sehen ist. Da es sich allerdings nur um eine annähernde Linearität handelt, findet man im Spektrum des zweiten Ausgangssignals immer noch die Harmonischen der Grundschwingung, jedoch deutlich stärker bedämpft.


Der Wechselanteil des Anregestroms ist also ausreichend klein zu wählen, um eine Verzerrung der Spannungsantwort durch Nichtlinearität zu vermeiden. Andererseits sinkt mit der Amplitude der Antwort auch der Signal-Rausch-Abstand. Verschiedene Literaturquellen nennen dazu die maximale Wechselspannungsamplituden zwischen 1 mV und 10 mV pro Zelle als ausreichend klein, um von einem linearen Verhalten der Antwort auszugehen [6], [7], [18]. In [7] wird eine Methode festgelegt, wie durch Messung des Klirrfaktors, also des Verhältnisses aus Grundfrequenzleistung und Leistung der Harmonischen, eine Eingangsgröße für einen Regler gewonnen werden kann, der die Verzerrung auf ein vorgegebenes Maß beschränkt und dabei den Signal-Rausch-Abstand minimiert.




(a) Verzerrung bei zu großem Eingangsstrom.



(b) Spektrum der verzerrten Spannungsantwort



(c) Quasi verzerrungsfreie Spannungsantwort bei ausreichend kleinem Eingangsstrom.



(d) Spektrum der quasi-verzerrungsfreien Spannungsantwort aus c)

Abbildung 2.27: Einfluss des Eingangsstrom-Amplitude auf die Verzerrung der Ausgangsspannung. Die Verzerrung durch den zu großen Eingangsstrom ist in (a) mit bloßem Auge zu erkennen, in (c) sieht man, dass die Harmonischen der Eingangsfrequenz nur langsam abnehmen. In (b) wird mit deutlich kleinerer Amplitude angeregt, sodass (d) zeigt, dass hier die Harmonischen deutlich stärker bedämpft sind.

Erzeugung der Anregung

Der Betrag des Innenwiderstands eines Akkumulators bewegt sich in der Größenordnung $1\text{ m}\Omega$ bis $100\text{ m}\Omega$. Um die genannten Ausgangsspannungen an diesen Innenwiderständen zu erzeugen, sind Anregungsamplituden im Bereich 10 mA bis 10 A notwendig. In Abschnitt 2.2.2 auf Seite 51 wurde festgestellt, dass die Impedanzspektroskopie eines Akkumulators in verschiedenen Arbeitspunkten erfolgen sollte, sodass der Gleichstrom für die Arbeitspunkteinstellung hinzukommt, der in der Größenordnung der Anregungsamplitude und darüber anzusetzen ist.

Daraus folgt, dass die Anregeschaltung ausreichend groß dimensioniert werden muss, um die positiven Ströme dieser Größenordnung im Ladebetrieb bereitstellen zu können und die negativen Ströme im Entladebetrieb aufzunehmen und in Wärme zu wandeln. Die Integration einer Anregeschaltung, die neben hohen Strömen auch eine gezielte Signalform bereitstellen können, kann in der Herstellung große Kosten verursachen. Dies kann gerade bei kostengünstigen EIS-Sensoren im Feldeinsatz zum Problem werden. In [7] wird festgestellt, dass ein Zellsensor, der eine Batterie in ihrer realen Betriebsumgebung (in Situ) überwacht, Herstellungskosten aufweisen muss, die in einem günstigen Verhältnis zu den Kosten des Akkumulators stehen. Die dieser Arbeit zugrunde liegende Betrachtung von Flugzeugbatterien lässt hier mehr Spielraum, da zum einen der Preis eines Akkumulators für den Flugbetrieb eines Kraftfahrzeugs bei Weitem übersteigt. Zum anderen liegt das Hauptaugenmerk hier auf der Erhöhung der Betriebssicherheit und damit dem Verhindern von Ausfallzeiten des ganzen Flugzeugs oder wie im Falle der Boeing 777, der gesamten Flotte dieses Typs. Ein Sicherheitssystem, das die Wahrscheinlichkeit solcher Ausfälle minimiert, kann durchaus deutlich Produktionskosten aufweisen und dennoch wirtschaftlich sein.

Stabilität des Ladezustands

Bei Strömen im Amperebereich muss darauf geachtet werden, dass der sich ändernde Ladungszustand während einer Messung keinen Einfluss auf das Ergebnis hat. Da bei Lithium-Eisenphosphat-Akkumulatoren der Verlauf der Ruhespannung über dem State of Charge relativ flach im Vergleich zu anderen Batterietechnologien ist, entstehen hier weniger Probleme durch den Einfluss der sich ändernden Ruhespannung. Allerdings weisen auch die Elemente des Ersatzschaltbildes eine Abhängigkeit vom SoC auf, sodass eine geringe Änderung über die Messung anzustreben ist, um für die anschließende Parametrierung von einem einzigen SoC für die Berechnung auszugehen. In der Literatur finden sich verschiedene Angaben darüber, wie viel Änderung des SoC über einen Messzyklus einer EIS zulässig ist. In [33] werden maximal 10%-Punkte als zulässig angegeben, [34] nennt 5%-Punkte als guten Kompromiss zwischen Systemstabilität und zur Verfügung stehender Messdauer.

3 Analyse und Kozeptionierung

In diesem Kapitel wird zunächst das bestehende System aus Zellen-Sensor und Batterie-steuergerät analysiert, um einen Überblick über die vor dieser Arbeit bereits vorhandene Hardware zu geben. Im Anschluss wird auf Grundlage der Erkenntnisse aus Abschnitt 2.2 ein Anforderungsprofil eines Zellen-Sensors für die EIS ermittelt und im abschließenden Abschnitt dieses Kapitels ein Konzept für einen Zellsensor mit erweitertem Leistungsumfang entwickelt.

3.1 Analyse des bestehenden Systems

Für diese Arbeit wurde bei der Entwicklung eines Zellsensors für die EIS auf verschiedene Vorarbeiten zurückgegriffen. Von Phillip Durdaut [8] und Nico Sassano [9] existieren Arbeiten zum Thema Batterie-Zellen-Sensoren der Klasse 3. Ebenfalls von Sassano entstand, als Vorarbeit für seine eigene Masterthesis zeitlich parallel zu dieser Arbeit, eine neue Basisstation, die für alle Tests und Messungen in dieser Arbeit verwendet werden konnte [35].

| Eigenschaft | Klasse 1 | Klasse 2 | Klasse 3 |
|-------------------------------|------------------------------|---|----------------------------------|
| Möglichkeit zur Übertragung | Nur Uplink | Uplink und reduzierter Downlink (WakeUp) | Uplink und vollwertiger Downlink |
| Empfänger im Sensor | Kein Empfänger | passiver Empfänger (RFID) | aktiver Empfänger |
| Messbetrieb und Kommunikation | zeit- oder ereignisgesteuert | Aufwecken von extern, dann zeit- oder ereignisgesteuert | Aufwecken und Steuern von extern |
| Hardwareaufwand | niedrig | aufwendig | sehr aufwendig |
| Realisierungen | [36] [37] [38] | [39] | [8] [9] |

Tabelle 3.1: Einteilung der Zellsensoren des BATSEN-Projektes abgewandelt nach [40]

3.1.1 Zellsensoren mit funksynchroner Messung

Das Forschungsprojekt ‚Drahtlose Zellsensoren für Fahrzeugbatterien‘ (BATSEN) der Hochschule für Angewandte Wissenschaften (HAW) Hamburg forscht an verschiedenen Sensoren, mit denen neben dem State of Health (SoH) auch der State of Charge (SoC) bestimmt werden soll, der Aufschluss über die im Akkumulator vorhandene Energie gibt. Dazu werden drahtlose Sensoren auf den einzelnen Zellen eingesetzt, welche die jeweilige Spannung, sowie die Temperatur bestimmen können. Zusätzlich ist pro Akkumulator ein sogenanntes Batteriesteuergerät notwendig, das zum einen die Kommunikation mit den einzelnen Zellsensoren führt, zum anderen den Strom durch alle Zellen misst. Dafür wurden drei Klassen von Sensoren definiert, die sich hauptsächlich in ihren Möglichkeiten zur Kommunikation mit dem Batteriesteuergerät unterscheiden. Dabei wird die Kommunikation vom Sensor zum Steuergerät als Uplink bezeichnet, die Kommunikation vom Steuergerät zu den Sensoren als Downlink. Die Sensorklassen sind in Tabelle 3.1 übersichtlich zusammengefasst und werden im Folgenden kurz vorgestellt.

Klasse 1

Bei der Klasse 1 handelt es sich um Sensoren ohne Downlink. Das bedeutet, sie verfügen lediglich über einen Transmitter im 434 MHz ISM-Band und übertragen ihre Messergebnisse nach einem Protokoll, das Kollision mit anderen Sendern dadurch vermeidet, dass große zeitliche Lücken zwischen den Paketen bestehen. In diesen Lücken haben andere Sensoren die Möglichkeit Daten zu übermitteln. Diese Sensoren müssen selbstständig die für das Batteriesteuergerät interessanten Ereignisse erkennen, um diese mit passender zeitlicher Auflösung aufnehmen zu können. Dadurch, dass es keine Synchronisation zwischen Batteriesteuergerät und Sensoren gibt, kann es jedoch zu Datenverlust kommen, da verlorene Pakete nicht wieder angefordert werden können. Diese Sensoren sind mit geringem Hardwareaufwand zu fertigen und weisen einen geringen Energiebedarf auf. Nach Vorarbeit

von Plaschke [41] sind solche Sensoren und die zugehörigen Mess- und Sendeprotokolle Thema der Abschlussarbeiten von Püttjer [36], Kube [37] und Meinzer [38] gewesen.

Klasse 2

Die Klasse 2 beschreibt Sensoren mit WakeUp über einen passiven Empfänger und eingeschränkter Kommunikation über diesen Kanal. Dazu wird zu einem Uplink, der mit der Klasse 1 vergleichbar ist ein Downlink über eine RFID Verbindung realisiert. Da diese in einem anderen Frequenzband arbeiten als der Transmitter, ist eine weitere Antenne samt Receiver notwendig. Dies bedeutet einen zusätzlichen Hardwareaufwand gegenüber der Klasse 1. Im Gegenzug ist es somit möglich, die Sensoren in einen tieferen Energiesparzustand zu versetzen, aus dem sie nur durch einen externen Interrupt aufgeweckt werden können. Dadurch ist eine zusätzliche Möglichkeit der Energieeinsparung, insbesondere bei langen Zeiten ohne interessante Ereignisse (z. B. Lagerung), geschaffen. Außerdem können über diesen Kanal eingeschränkt Befehle an die Sensoren ausgegeben werden. Nach Vorarbeit zum Thema RFID durch Krannich [42] und Eger [43] wurde ein solcher Sensor von Jeggenhorst [39] realisiert.

Klasse 3

Zur Klasse 3 werden solche Sensoren gezählt, die mit einem vollwertigem Downlink ausgestattet sind. Dazu besitzen sie statt eines Transmitters im ISM-Band einen Transceiver. Dadurch ist es möglich die Sensoren zu konfigurieren und die Daten gezielt von einzelnen Sensoren zu empfangen. In der Arbeit von Durdaut [8] ist ein solcher Sensor entstanden. Als Besonderheit besitzt dieser einen Signalverarbeitungspfad, der es ermöglicht, über ein im ISM-Band gesendetes Signal eine WakeUp-Schaltung zu realisieren. Dadurch wird der große Vorteil der RFID-Lösung des Klasse 2 Sensors auch auf diesem Sensor nutzbar, ohne das eine zweite Antenne notwendig wird. In einer weiteren Arbeit hat Sassano [9] den Downlink zum Sensor genutzt um synchronisierte Messungen auf allen Sensoren eines Batteriesteuergerätes zu ermöglichen.

Da für eine EIS eine synchronisierte Messung zwischen Batteriesteuergerät und allen Zellen-Sensoren notwendig ist, erscheint die Klasse 3 als am geeignetsten, um sie im Rahmen dieser Arbeit zu verwenden. Aus diesem Grund wird der aktuelle Stand der Klasse 3 Sensoren nach Sassano im Folgenden vorgestellt. In Abbildung 3.1 ist der Sensor gezeigt und die wichtigsten Komponenten hervorgehoben.




Abbildung 3.1: Zellsensor der Klasse 3 V0.3 nach Sassano entnommen aus [9]

Hardwareanalyse des Zellsensors

Abbildung 3.2 zeigt ein Blockschaltbild der wichtigsten Hardware-Komponenten des Zellsensors Version v0.3, wie sie von Sassano verwendet wurde. Tabelle 3.2 listet die verwendete Hardware auf.

| Bauteil | Bezeichnung | Hersteller | Package |
|--------------------|-------------|-------------------|----------|
| Mikrocontroller | MSP430F235 | Texas Instruments | QFN-64 |
| UHF Transceiver | CC1101 | Texas Instruments | QFN-20 |
| Spannungswandler | TPS61201 | Texas Instruments | DFN-10 |
| LF WakeUp Receiver | AS3930 | AMS | TSSOP-16 |
| Antennenumschalter | ADG918 | Analog Devices | SOP-8 |
| Temperatursensor | TMP102 | Texas Instruments | SOT563 |

Tabelle 3.2: Übersicht Hardwarekomponenten des Zellsensors v0.3




Abbildung 3.2: Blockschaltbild des bestehenden Zellen-Sensors nach Sassano [9]

Mikrocontroller

Es kommt der 16 Bit Mikrocontroller MSP430F235 der Firma Texas Instruments zum Einsatz [44]. Der Controller verfügt über 16 kByte Flash-Speicher, der hauptsächlich als Programmspeicher genutzt wird. Dieser steht jedoch auf Grund der von Neumann-Architektur auch zur Laufzeit als Speicher offen. Wesentlich kürzere Zugriffszeiten erhält man jedoch auf dem 2 kByte großen RAM.

Die Familie der MSP430 besteht aus Mikrocontrollern mit optimierter Leistungsaufnahme und ist daher gut für den Einsatz bei Versorgung aus einer Batterie geeignet. Dazu stehen dem Anwender verschiedenen Low-Power Modi zur Verfügung. Im niedrigstem Modus (LPM4) sinkt die Stromaufnahme bis auf $1 \mu A$. Im Betrieb lässt sich die Leistungsaufnahme reduzieren, indem die Taktrate angepasst wird. Der Controller kommt ohne externen Quarz aus und der interne Digital Controlled Oscillator (DCO) lässt sich zwischen 1 MHz und 16 MHz einstellen.

Für die Kommunikation mit den übrigen ICs auf der Sensorplatine werden sowohl die SPI als auch die I2C Schnittstelle genutzt. Über SPI kommuniziert der Controller mit dem Transceiver, sowohl für die Konfiguration, als auch beim Senden und Empfangen von Paketen. Zusätzlich sind hier noch zwei dedizierte Steuerleitungen am interruptfähigen Eingängen des MSP angeschlossen.

Ebenfalls über SPI ist der WakeUp Chip angeschlossen, der so konfiguriert werden kann. Da das eigentliche WakeUp Signal einen Interrupt im Controller erzeugen muss, wird hierfür ebenfalls eine dedizierte Steuerleitung mit einem Interrupt fähigen Pin verbunden.

Der Temperatursensor ist über die I2C Schnittstelle angebunden und für die Temperaturalarm-Funktionalität ebenfalls zusätzlich mit einem Interrupt-Eingang verbunden.

Der Controller verfügt über zwei 16 Bit-Timer, von denen der erste fünf und der zweite drei Vergleichsregister besitzt. Der erste Timer wird für die Ladungsbalancierung verwendet. Der zweite Sensor wird genutzt, um das Zeitfenster für die Burstmessung zu erzeugen. Der Vorgang ist in Abschnitt 3.1.1 auf Seite 73 näher erläutert.

Für die Spannungsmessung wird auf der aktuellen Zellsensor-Platine der interne 12 Bit ADC des MSP430F235 verwendet. Dieser verfügt über eine interne Referenzspannung von 2.5 V. Um damit die Zellspannung zwischen 2 V und 3.6 V messen zu können, ist ein $\frac{1}{2}$ Spannungsteiler mit zwei $100 \text{ k}\Omega$ Widerständen realisiert. Damit ergibt sich der Wert eines LSB bei diesem Aufbau zu:

$$\frac{2.5 \text{ V}}{2^{12}} \cdot 2 = \frac{2.5 \text{ V}}{2^{11}} \approx 1.22 \text{ mV} \quad (3.1)$$

Man kann sagen, dass durch den Spannungsteiler und das dadurch erreichte Verdoppeln des Eingangsbereiches die absolute Auflösung des ADC um ein Bit sinkt.

MSP430F235 Übersicht

- 16 Bit-Mikrocontroller
- 16 kByte Flash-Speicher / 2 kByte RAM
- verschiedene Energiesparzustände
- umschaltbarer DCO (1MHz - 16MHz)
- I2C und SPI Schnittstelle
- 2 16 Bit Timer
- 12 Bit A/D Umsetzer
- kein externer Quarz notwendig

UHF-Transceiver

Als Transceiver wurde ein CC1101 von Texas Instruments gewählt [45]. Dieser Transceiver kann durch externe Beschaltung auf einen Frequenzbereich zwischen 315 und 900 MHz abgestimmt werden. Der Transceiver beherrscht verschiedene Modulationsarten, von der in dieser Arbeit lediglich ein binäres ASK-Verfahren (Amplitude-Shift-Keying dt.: Amplitudenumtastung) verwendet wird. Dabei werden die 1 und 0 als verschiedenen Amplituden des Trägers moduliert. Ist bei einer der beiden Zustände der Träger ausgeschaltet, so spricht man auch von On-Off-Keying (OOK). Der Transceiver kann sowohl in einem synchronen als auch einem asynchronen Modus betrieben werden, beim asynchronen Modus wird das empfangene bzw. gesendete Signal binär auf einer der GPIO-Leitungen ausgegeben bzw. von dieser gelesen. Dies wird bei der Burstmessung genutzt, um auf die Flanken des Burstsignals mit einem Port-Interrupt zu reagieren.

Der synchrone Modus wird für den Paketversand genutzt. Dabei erledigt der CC1101 die Verarbeitung der Pakete nach einmaliger Konfiguration selber und liefert lediglich die eigentlichen Daten. Ein Paket besteht aus:

- 2-24 Preamble Bytes, die aus einer alternierenden '1' und '0' Folge bestehen
- 2 Sync-word-Bytes, die benutzerdefiniert sind,
- optional einem Feld mit der Länge der Nachricht ohne Preamble und Sync-Bytes
- optional einem Feld mit der Adresse des Empfängers
- den Daten aus einer FIFO
- sowie 2 Byte CRC-Checksumme

Die beiden optionalen Bytes werden von uns nicht verwendet, da für die Zwecke der Zellsensoren ein eigener Header innerhalb der Paketdaten die relevanten Informationen enthält. Dieser wird in Abschnitt 3.1.1 auf Seite 73 erläutert. Die Länge der FIFO beträgt 64 Byte für RX und TX zusammen. Das bedeutet, es muss konfiguriert werden, wie viele Bytes jeweils für das Senden und Empfangen zur Verfügung stehen. Allerdings ist es möglich, jeweils vor dem Senden die vollen 64-Byte für die TX-FIFO zu reservieren und anschließend an die RX-FIFO zurückzugeben. Dann kann in dieser Zeit allerdings nicht empfangen werden und für das neue Konfigurieren muss Zeit aufgewendet werden.

Der CC1101 benötigt einen externen 26 MHz Quarz-Oscillator als Referenz für die Erzeugung des Trägersignals.

Sowohl Durdaut als auch Sassano verwenden schematisch das Referenzdesign aus [45] aus konzentrierten Bauteilen. Allerdings sind bei Durdaut Tiefpassfilter und Symmetrieglied wie im Referenzdesign in einer Kette angeordnet und stehen über einer Massefläche. Bei Sassano befinden sich alle Bauteile von Symmetrie-Glied und Tiefpassfilter auf einem Haufen, ohne

dass darunter eine Masse verlaufen würde. Dies kann einer der Gründe sein, warum bei Sassano eine deutlich schwächere Eingangsleistung beim Senden und Empfangen erreicht wird als bei Durdaut.

CC1101 Übersicht

- Sende- Empfangsfrequenz 434 MHz
- Übertragungsraten bis 250 kbps
- 64 Byte FIFO-Ringspeicher
- externer 26 MHz Quarz

Spannungswandler

Als Spannungswandler kommt ein TPS61201 von Texas Instruments zum Einsatz [46]. Dieser hat eine feste Ausgangsspannung von 3.3 V und liefert je nach Zellspannung zwischen 700 mA @ 2 V und 1300 mA @ 3.6 V, wobei auch der kleinere Wert mehr als ausreichend ist. Der Wandler bietet außerdem eine einstellbare Abschaltswelle (Minimum 0.3 V) und einen sog. Power-Save-Mode. Dabei wird der Spannungswandler abgeschaltet, wenn der Ausgangsstrom unter 300 mA sinkt und die Ausgangsspannung über ihrem Nominalwert liegt. Da für unsere Anwendung der aufgenommene Strom fast immer unter 300 mA liegt, kann so zusätzlich Leistung eingespart werden. Allerdings bedingt dies Schwankungen in der 3.3 V Ausgangsspannung.

TPS61201 Übersicht

- Ausgangsspannung 3.3 V
- Eingangsspannungen von 0.3 V bis 5.5 V
- Ausgangsstrom mindestens 700 mA
- Einstellbare Abschaltspannung

LF-WakeUp Receiver

Um aus dem tiefsten Energiesparmodus aufgeweckt zu werden benötigt der MSP430 ein Interrupt-Signal. Dies kann z. B. von einem internen Timer kommen. Dann müsste der Controller überprüfen, ob der Transceiver ein WakeUp Signal empfangen hat und dieses abarbeiten und sich ansonsten wieder in den Energiesparmodus begeben. Dafür muss allerdings der Transceiver im energie-intensiven Empfangsmodus verbleiben und es entsteht eine Verzögerung in Abhängigkeit des Aufwachintervalles.

Daher sind die Sensoren der Klasse 3 mit dem Low-Frequency WakeUp Receiver AS3930 der Firma AMS ausgestattet [47]. Dieser löst einen Interrupt aus, sobald ein Trägersignal zwischen 110 kHz und 150 kHz für mindestens $550 \mu s$ erkannt wird. Da die für den Empfang im 434 MHz ISM-Band ausgelegte Antenne bei diesen kleinen Frequenzen kaum noch Leistung absorbiert, wird stattdessen ein Signal mit 434 MHz Trägerfrequenz ausgesendet. Das mit einer Frequenz von 125 kHz ein und ausgeschaltet wird. Dies ist möglich, da der Transceiver CC1101 auf der Basisstation bis zu 250 kBaud Datenrate übertragen kann. Dieses Signal wird über eine Hüllkurvendetektion in ein Signal mit 125 kHz gewandelt. Da die sonst bei der Hüllkurven-Demodulation üblichen Dioden eine Sperrspannung haben, die deutlich über dem zu erwartenden Eingangspegel liegt, kommt dabei eine inkohärente Demodulation mit der Schotky-Diode HSMS-285C zum Einsatz. Diese Diode ist speziell für die Demodulation von kleinsten Eingangssignalen in der RF-Technik ausgelegt und daher geeignet. Das demodulierte Signal wird im Anschluss mit einer aktiven Bandpassschaltung gefiltert und auf den AS3930 gegeben. Für den Bandpass kommt der Operationsverstärker MCP6071 zum Einsatz, der eine sehr geringe Stromaufnahme von nur $110 \mu A$ hat.

AS3930 Übersicht

- Arbeitet im Langwellenfrequenzbereich von 110 kHz bis 150 kHz
- WakeUp Frequenz wurde auf 125 kHz festgelegt
- gibt ein digitales Ausgangssignal aus
- Konfiguration über SPI

Antennenumschalter

Um sowohl den Transceiver als auch den Hüllkurvendemodulator mit der Schleifenantenne verbinden zu können, ohne dass sich die Eingangsleistung auf beide Pfade aufteilt, wurde ein Antennenumschalter vom Typ ADG918 der Firma Analog Devices eingesetzt [48]. Dieser besitzt eine sehr geringe Stromaufnahme von $1 \mu A$ und verbindet, gesteuert durch ein Eingangssignal, die Schleifenantenne mit einem von zwei Ausgängen. Dabei haben Ein- und Ausgänge des ADG918 eine Impedanz von 50Ω , sodass noch vor dem Umschalter ein Impedanzanpassungs-Netzwerk nötig ist, da die Schleifenantenne aufgrund ihrer Abmessung eine deutlich kleinere Impedanz hat.

ADG918 Übersicht

- Eingangsimpedanz 50Ω
- Ausgangspfad lässt sich umschalten
- geringer Strombedarf

Temperatursensor

Als Temperatursensor kommt ein TMP102 von Texas Instruments zum Einsatz [49]. Dieser hat zum einen eine sehr kleine Bauform in einem für Transistoren gedachten SOT-Package und hat außerdem eine sehr geringe Stromaufnahme von $15 \mu A$. Zusätzlich bietet er die Möglichkeit einen Temperaturschwellwert zu programmieren, bei dessen Erreichen ein Interrupt-Signal an den Controller gesendet wird. Darüber wird bei der Balancierung sichergestellt, dass die Balancierungswiderstände nicht überhitzen. Intern arbeitet der TMP102 mit einem 12 Bit $\Delta - \Sigma$ -ADC der eine Temporauflösung von $0.0625^\circ C$ bei $0.5^\circ C$ Genauigkeit erreicht.

TMP102 Übersicht

- I2C Anbindung
- 12 Bit Delta-Sigma-A/D Umsetzer zur Erfassung der Temperatur
- $0.0625^\circ C$ Temporauflösung
- $0.5^\circ C$ Genauigkeit
- $-25^\circ C$ bis $+85^\circ C$ Temperaturbereich
- $15 \mu A$ Stromaufnahme





Abbildung 3.3: Zustandsdiagramm des Zellsensors nach dem Reset nach [8]

Software des bestehenden Zellsensors


Der Programmablauf nach dem Anlegen der Spannungsversorgung ist in Abbildung 3.3 dargestellt. Zunächst werden alle einmaligen Konfigurationen an der Peripherie des Zellsensors vorgenommen. Hervorzuheben ist, dass der Antennenumschalter auf die Hüllkurvendetektion gestellt werden muss. Im Anschluss geht der Sensor in den sog. 'sleep'-Modus, in dem die Stromaufnahme des Mikrocontrollers unter $1 \mu A$ sinkt. Aus diesem 'Low-Power-Mode 4 (LMP4)' genannten Modus wacht der Controller erst auf, wenn der WakeUp-Receiver ein WakeUp-Signal empfängt und über eine Steuerleitung einen Port-Interrupt des Controllers auslöst. Nach dem Aufwachen schaltet der Controller den Antennenumschalter um, sodass der CC1101 mit der Schleifenantenne verbunden ist. Dieser wird dann für den Empfang von Befehlen konfiguriert. Nach der Abarbeitung eines Befehls wird wieder in den Empfangsmodus gewechselt und auf den nächsten Befehl gewartet, solange es sich nicht um den Sleep-Befehl gehandelt hat. Nach einem solchen Befehl wird der Controller in den 'Low-Power-Mode' versetzt und mit dem Antennenumschalter wird wieder der WakeUp-Pfad mit der Schleifenantenne verbunden.

Paketverarbeitung

Wie im Abschnitt 3.1.1 beschrieben, übernimmt der Transceiver einen großen Teil der Paketverarbeitung bereits automatisch. In der bestehenden Implementierung wird auf die automatische Adressüberprüfung verzichtet. Ebenfalls wird die Länge einer Nachricht nicht mit übertragen. Stattdessen wird ein eigener Header von 4 Byte Länge innerhalb des Datenpaketes versendet. Dieser unterscheidet sich je nachdem, ob es sich um eine Uplink-Nachricht, also eine Sendung vom Sensor zum Batteriesteuergerät oder eine Downlink-Nachricht handelt. Bei einer Uplink-Nachricht enthält das erste Headerbyte die Adresse des Steuergerätes (fest bei 0xFF), das zweite Byte die Adresse des Sensors (bis zu 254 Möglichkeiten: 0x01 - 0xFE). Die übrigen beiden Headerbytes sind aktuell nicht verwendete Statusbytes. Bei Downlink-Nachrichten enthält das erste Byte die Adresse des Zellsensors und die zweite Adresse den auszuführenden Befehl. Auch hier werden die übrigen beiden Headerbytes derzeit nicht verwendet.



(a) Paketformat einer Uplink-Nachricht



(b) Paketformat einer Downlink-Nachricht

Abbildung 3.4: Paketformat des bestehenden Systems

| CODE | Bezeichnung | Beschreibung der Reaktion des Sensors |
|------|------------------------------------|---|
| 0x00 | WAKEUP | Sensor soll wach bleiben. |
| 0x01 | WAKEUP_DONE | Sleep wenn kein WAKEUP empfangen wurde. |
| 0x02 | IS_AWAKE | Mit IS_AWAKE antworten. |
| 0x03 | SAMPLE_VOLTAGE | Zellspannung aufnehmen |
| 0x04 | SEND_VOLTAGE | Zellspannung versenden |
| 0x05 | SLEEP | In Energiesparmodus wechseln. |
| 0x08 | BALANCING_ON | Balancierung bis angegebenen Spannungswert |
| 0x09 | BALANCING_ON FF | Balancierung ausschalten |
| 0x0A | SEND_VOLTAGE _TEMPERATURE | TMP102-Temperatur und Zellspannung aufnehmen |
| 0x0B | SAMPLED_VOLTAGE _TEMPERATURE | TMP102-Temperatur und Zellspannung aufnehmen |
| 0x0C | BURST_MODE | Burstmessung starten (.vgl Abschnitt 3.1.2) |
| 0x0D | BURST_DATA_RQ | Burstdatenversand vorbereiten (.vgl Abs. 3.1.2) |
| 0x0E | BURST_DATA_RX | Frame der Burstdaten übertragen (.vgl Abs. 3.1.2) |
| 0x10 | CONFIG_SET | Empfang für TMP102 Config-Daten vorbereiten |
| 0x11 | CONFIG | TMP102 mit empfangenen Daten einstellen |
| 0x12 | SAMPLE_TEMPERATURE_TMP102 | TMP102-Temperatur aufnehmen |
| 0x13 | SEND_TEMPERATUREe_TMP102 | TMP102-Temperatur versenden |
| 0x14 | SAMPLE_TEMPERATURE _TMP102_CALI | unkalibrierte TMP102-Temperatur zur Berechnung eines neuen Kalibrierwertes aufnehmen |
| 0x15 | SEND_TEMPERATURE _TMP102_CALI | unkalibrierte TMP102-Temperatur zur Berechnung eines neuen Kalibrierwertes versenden |
| 0x16 | SAMPLE_TEMPERATURE_MSP430 | MSP430-Temperatur aufnehmen |
| 0x17 | SEND_TEMPERATURE_MSP430 | MSP430-Temperatur versenden |
| 0x18 | SAMPLE_TEMPERATURE _MSP430_CALI | unkalibrierte MSP430-Temperatur zur Berechnung eines neuen Kalibrierwertes aufnehmen |
| 0x19 | SEND_TEMPERATURE _MSP430_CALI | unkalibrierte MSP430-Temperatur zur Berechnung eines neuen Kalibrierwertes versenden |
| 0x1A | CALIBRATION_TMP102 | Temperaturkalibrierung für TMP102 setzen |
| 0x1B | CALIBRATION_MSP430 | Temperaturkalibrierung für MSP430 setzen |
| 0x1C | CALIBRATION_ADC | Spannungskalibrierung für MSP430 setzen |
| 0x1D | SEND_VOLTAGE _TEMPERATURE_ALL | TMP102-Temperatur, MSP430-Temperatur und Zellspannung aufnehmen |
| 0x1E | SAMPLE_VOLTAGE _TEMPERATURE_ALL | TMP102-Temperatur, MSP430-Temperatur und Zellspannung versenden |

Tabelle 3.3: Liste der Kommandos zur Steuerung der Zellsensoren




Abbildung 3.5: Burst-Signal für die Messwertsynchronisation. Dargestellt ist eine Burst Messung mit 2 kHz. Das Frequenz des Trägersignals ist um den Faktor 4000 verkleinert um den Träger sichtbar zu machen.

Burstmessung

Wie Tabelle 3.3 auf der vorherigen Seite zeigt, gibt es eine Reihe von Befehlen zur Steuerung der Burstmessung. Da diese Messart die für eine Impedanzspektroskopie notwendige synchronisierte Messung ermöglicht, wird der Vorgang der Burstmessung hier vorgestellt.

Um die Messung zu synchronisieren sendet die Basisstation ein Trägersignal, das periodisch für $95 \mu s$ unterbrochen wird. Ein beispielhaftes Signal ist in Abbildung 3.5 dargestellt. Es wird deshalb mit kleiner negativer Pulsbreite gearbeitet, da bei kurzen Trägerimpulsen und damit langen Zeiten ohne Trägersignal die Automatische Verstärker Steuerung (Automatic Gain Control AGC), die Eingangsschwelle soweit verschiebt, dass Rauschen als Signal erkannt wird.

Die Sensoren sollen dabei auf die fallende Flanke dieses 'Burst' genannten Signals reagieren, indem sie eine Messung starten. Da es auch bei kleiner negativer Pulsbreite noch zu Störungen im Burstsinal zwischen zwei Messzeitpunkten kommen kann, wird der Interrupt, der die fallende Flanke erkennt, zeitabhängig freigeschaltet. Dabei wird, ausgehend vom zuletzt erkannten Messzeitpunkt, eine Timer-Steuerung realisiert, die ein $400 \mu s$ breites Zeitfenster öffnet. Dieses Zeitfenster liegt mittig um den ausgehend von der bekannten Messfrequenz nächsten erwarteten Messzeitpunkt. Die Breite der Interrupt-Freischaltung ergibt sich




Abbildung 3.6: Die Abbildung zeigt die Interrupt-Freigabe des Burst Signals. In den Blau markierten Bereichen wird eine fallende Flanke des Burstsignals als Startzeitpunkt für die Messung erkannt. Der dargestellte Fehler im Signal wird dagegen ausgeschlossen.

dabei aus der angegebenen Ungenauigkeit des digital gesteuerten Oszillators innerhalb des Mikrocontrollers, der bis zu 6 % betragen kann. Aus der Breite der Freischaltung ergibt sich ebenfalls das für Messfrequenzen über $1/400\mu s = 2.5 \text{ kHz}$ ein Aussperren fehlerhafter Signale nicht mehr möglich ist. Hier wird demnach immer empfangen. Abbildung 3.6 zeigt das Freischalten der Interrupts und das Ausschließen von Störungen im Burst-Signal.

Wird ein Signal erkannt, so wird zunächst der Interrupt für die Flankenerkennung gesperrt und anschließend die Messung durchgeführt. Danach wird ein Timer eingestellt, der dafür sorgt, dass das Zeitfenster wieder geöffnet wird. Dabei muss von der erwarteten Zeit zwischen zwei Messzeitpunkten $1/f_{Mess}$ zunächst die halbe Zeit der Fensteröffnung $t_{on}/2$ abgezogen werden. Außerdem muss noch die Zeit subtrahiert werden, die bereits für das Abarbeiten der Interrupt-Service Routine (ISR) für die Messung verbraucht wurde. Abbildung 3.7 auf der nächsten Seite zeigt den Zusammenhang zwischen diesen Zeiten. Beim aktuellen Zellen-sensor sind diese Zeiten konstant, $400 \mu s$ für die Fensteröffnung und $92 \mu s$ für die ISR. Für verschiedene Messfrequenzen sind unterschiedliche Vorteiler für das Taktsignal des Timers nötig, um mit den 16 Bit breiten Vergleichsregistern die benötigten Zeiten bei maximal möglicher Genauigkeit zu bestimmen. Daher ist auch für die oben genannten festen Zeiten ein frequenzabhängiger Wert einzustellen, der sich jedoch im Vorfeld berechnen lässt.




Abbildung 3.7: Berechnung der Timereinstellung für das Zeitfenster. Die Verzögerung durch die ISR ist in Rot in Form des fortlaufenden Programm Counters (PC) dargestellt. Da die ISR eine feste Laufzeit hat, lassen sich alle Zeiten im Vorfeld ermitteln.

3.1.2 Basisstation

Die Basisstation ist Teil der Arbeit [35] und basiert auf einem sog. Launchpad für den Mikrocontroller 'Tiva C Series TM4C129' der Firma Texas Instruments (TI). Als Launchpad bezeichnet TI traditionell Entwicklungsplattformen für die eigenen Mikrocontroller. Diese bieten den Vorteil, dass sie bereits mit notwendiger Peripherie, wie z. B. Quarz, Steckverbinder, Programmierinterfaces und einfachen Bedien- und Anzeigeelementen ausgestattet sind. Dadurch kann zum Beginn einer Entwicklung die Funktion des Mikrocontrollers evaluiert werden, ohne bereits kostenintensive Prototypen produzieren zu müssen.

Die Launchpads der TIVA Serie bietet eine definierte Schnittstelle aus zwei doppelreihigen Pfostenleisten mit definierter Geometrie und Pinbelegung, die für sog. BoosterPacks vorgesehen sind. Das verwendete Launchpad bietet zwei dieser Anschlüsse mit je 40-Pins. Für einen dieser Booster-Pack Anschlüsse hat Sassano eine Platine entworfen und gefertigt, die mit einem CC1101 RF-Transceiver und der notwendigen Peripherie bestückt ist. Über eine USB-zu-RS232 Umsetzung erfolgt die Kommunikation zwischen einer beliebigen Terminal-Software auf einem Personal-Computer und dem Launchpad. Über SPI kann dann das Launchpad über den Transceiver im 434MHz Band mit den Sensoren kommunizieren. Dazu besteht die Möglichkeit die in Tabelle 3.3 auf Seite 75 genannten Befehle per direkter Eingabe der Kommando-Bytes zu senden. Außerdem sind Funktionen für die Koordination der Burstmessung vorhanden, die das dort notwendige Timing realisieren. Dazu dienen die folgenden beiden Funktionen:

burst(frequency,values) Diese Funktion erwartet als Parameter die Frequenz, mit der die Burstmessung erfolgen soll, sowie die Anzahl der aufzunehmenden Messwerte. Dabei müssen beide Werte aus einer Reihe vorgegebener Menge ausgewählt werden, da diese bereits auf den Sensoren hinterlegt sind (vgl. Tabelle 3.4 auf der nächsten Seite). Die nicht fortlaufende Codierung der Frequenzen basiert auf dem späteren Hinzufügen höherer Messfrequenzen, nachdem die Grenzen des Sensors getestet wurden. Die Funktion sendet zunächst einen Broadcast-Befehl an alle Sensoren, in denen es die angegebene Frequenz und die Zahl der aufzunehmenden Messwerte mitteilt. Dies ist notwendig, damit alle Sensoren die Timer für die Interrupt-Freischaltung initialisieren, sowie den Speicherplatz für die Messwerte allokieren können.

Nach einer Wartezeit, welche die Sensoren für die Konfiguration benötigen, sendet daraufhin die Basisstation das in Abbildung 3.5 auf Seite 76 gezeigte Signal für die Synchronisation der Messung.

get_burst(sensorAdress) Die Funktion erwartet die Adresse des Sensors, dessen Burst Daten empfangen werden sollen. An diesen Sensor sendet das Kommando BURST_DATA_RQ, woraufhin der Sensor mitteilt, ob Daten zum Versand gespeichert sind. Außerdem legt der Sensor die Zahl der zu sendenden Frames und die Anzahl der Messwerte pro Frame fest und teilt dies der Basisstation in seiner Antwort mit. Diese Information nutzt die Basisstation um im Anschluss mit dem Kommando BURST_DATA_RX die Frames nacheinander abzurufen und über die RS232 Schnittstelle an den PC zu senden.

Die get_burst()-Funktion nacheinander für jeden Sensor aufgerufen werden, dessen Daten ausgelesen werden sollen. Durch das Auslesen werden die Daten auf den Sensoren nicht gelöscht. Sie werden erst überschrieben, wenn ein neuer burst()-Aufruf empfangen wird. Sie werden auch dann überschrieben, wenn sie noch nicht ausgelesen wurden.

| Frequenz [Hz] | HEX-Wert |
|---------------|----------|
| 50 | 0x14 |
| 100 | 0x13 |
| 150 | 0x12 |
| 200 | 0x11 |
| 250 | 0x10 |
| 300 | 0x0F |
| 350 | 0x0E |
| 400 | 0x0D |
| 450 | 0x0C |
| 500 | 0x0B |
| 550 | 0x0A |
| 600 | 0x09 |
| 650 | 0x08 |
| 700 | 0x07 |
| 750 | 0x06 |
| 800 | 0x05 |
| 850 | 0x04 |
| 900 | 0x03 |
| 950 | 0x02 |
| 1000 | 0x01 |
| 2000 | 0x16 |
| 4000 | 0x15 |
| 6000 | 0x17 |
| 8000 | 0x18 |
| 10000 | 0x19 |

| Messwerte | Hex-Wert |
|-----------|----------|
| 50 | 0x01 |
| 100 | 0x02 |
| 150 | 0x03 |
| 200 | 0x04 |
| 250 | 0x05 |
| 300 | 0x06 |
| 350 | 0x07 |
| 400 | 0x08 |
| 450 | 0x09 |
| 500 | 0x0A |
| 550 | 0x0B |
| 600 | 0x0C |
| 650 | 0x0D |
| 700 | 0x0E |
| 750 | 0x0F |
| 800 | 0x10 |
| 850 | 0x11 |
| 900 | 0x12 |
| 1000 | 0x13 |
| 1500 | 0x14 |
| 1900 | 0x15 |

Tabelle 3.4: Mögliche Burst-Frequenzen und Messwertanzahl sowie zugehörige Hex-Werte

3.2 Anforderungen der Impedanzspektroskopie an den Zellsensor

In diesem Abschnitt soll geklärt werden, welche Anforderungen eine aufwandsreduzierte Elektrochemische Impedanzspektroskopie an einen Zellsensor nach BATSEN-Bauart stellt. Dazu hat Angold im Rahmen von [6] bereits Untersuchungen angestellt. Dabei ging es vor allem um die Festlegung von Mindestanforderungen und die Implementierung einer Anregeschaltung mit günstigen Bauteilen. Auf Basis dieser Erkenntnisse soll im Folgenden festgelegt werden, welche Anforderungen an den weiter zu entwickelnden Zellsensor für die Elektrochemische Impedanzspektroskopie gestellt werden.

3.2.1 Phasenauflösung

Die angestrebte Phasenauflösung der EIS-Messergebnisse wurde durch das Projekt mit 10° festgelegt [50]. Daraus resultiert, dass mindestens 36 Abtastwerte für jede Periode des Anregungssignals der EIS gemessen werden müssen, um diese Auflösung zu ermöglichen.

3.2.2 Synchronisierte Messung

Da die derzeit maximal mögliche Messrate der Burstmessung bei 10 kHz liegt, kann, mit der im letzten Abschnitt festgelegten Phasenauflösung, die maximale zeitliche Asynchronität $\pm \Delta t$ festgelegt werden:

$$\Delta t < \frac{10^\circ}{10 \text{ kHz} \cdot 360^\circ} = 2.8 \mu\text{s} \quad (3.2)$$

Die Synchronität wird bei der Burstmessung durch das Öffnen des Zeitfensters realisiert. Die Fensteröffnung muss mindestens $\pm 3\%$ der Periodendauer der Burstfrequenz betragen, da der interne Oszillator eine maximale Abweichung in dieser Größenordnung besitzt. Aktuell ist das Fenster bei allen Burstmessungen $400 \mu\text{s}$ breit, was der maximalen Abweichung bei einer Messfrequenz von 300 Hz entspricht. Um eine Synchronität auch bei höheren Messfrequenzen zu erreichen, muss die Fensterbreite hier angepasst werden.

3.2.3 Amplitudenauflösung

In [6] und [7] wird dargestellt, dass es notwendig ist, die Amplituden der bei der EIS verwendeten Spannungsschwankungen gegenüber der Zellgleichspannung klein zu halten, um die näherungsweise Linearität im Kleinsignalverhalten auszunutzen. Wählt man die Amplituden dieser Signale zu groß, so verfälschen die Nichtlinearitäten des Systems das Ergebnis.

Angold gibt an, dass Amplituden im Bereich 1 mV bis 5 mV pro Zelle geeignet sind. Daraus ergibt sich die Anforderung der Amplitudenauflösung. Da schon jetzt davon ausgegangen werden kann, dass der Zellsensor weiterhin eine 3.3 V Spannungsversorgung behalten wird, scheint sichergestellt, dass auch das neue Messverfahren einen 2:1 Spannungsteiler vor dem ADC behalten wird. Damit sinkt die Kleinsignalamplitude am Eingang des ADCs auf den Bereich $500 \mu\text{V}$ bis 2.5 mV.

Die kleinste aufzulösende Spannung des neuen Messsystems sollte daher um mindestens eine Größenordnung kleiner sein. Als Arbeitsgrundlage werden zwei anzustrebende Spannungsaufösungen V_{LSB} definiert:

- $V_{LSB1} = 10 \mu\text{V}$
- $V_{LSB2} = 100 \mu\text{V}$

Im ersten Fall würden die Kleinsignale mit 50 bis 250 Stufen, also ca. 5.5 Bit bis 8 Bit Auflösung des Kleinsignals aufgelöst werden. Im zweiten Fall verbleiben zwischen 5 und 25 Stufen respektive 2.33 Bit bis 4.6 Bit.

Da die Genauigkeit der späteren Impedanzauflösung der EIS abhängig ist von der Auflösung der Spannungs- und Strommessung, ist der erste Fall hier deutlich vorzuziehen. Dennoch wird im Folgenden auch betrachtet, welche Voraussetzungen erforderlich sind, um den zweiten Fall zu erfüllen, mit dem unter Umständen ein brauchbares Ergebnis der EIS durch Mittlung mehrerer Ergebnisse erzielt werden kann.

Im Folgenden wird bestimmt, welche Auflösung ein ADC haben muss, um die definierten Auflösungen des Kleinsignals zu erreichen, wenn das Gesamtsignal aus Zellgleichspannung und EIS-Signal gemessen werden soll. Dabei wird davon ausgegangen, dass der neue ADC eine Referenzspannung von 2.5 V besitzt wie der ADC der aktuellen Sensorgeneration. Dann ergibt sich die benötigte Auflösung zu:

$$\begin{aligned} N_1 &= \log_2 \left(\frac{V_{REF}}{V_{LSB1}} \right) & (3.3) \\ &= \log_2 \left(\frac{2.5 \text{ V}}{10 \text{ uV}} \right) \\ &= \log_2 (250000) \\ &\approx 17.9 \text{ Bit} \end{aligned}$$

$$\begin{aligned} N_2 &= \log_2 \left(\frac{V_{REF}}{V_{LSB2}} \right) & (3.4) \\ &= \log_2 \left(\frac{2.5 \text{ V}}{100 \text{ uV}} \right) \\ &= \log_2 (25000) \\ &\approx 14.6 \text{ Bit} \end{aligned}$$

3.3 Messverfahren für kleine Wechselspannungen mit großem DC-Offset

3.3.1 Direkte hochauflösende Messung

In Abschnitt 3.2.3 auf Seite 82 wurde festgestellt, dass zum Auflösen der Zellspannung auf $10\ \mu\text{V}$ knapp 18 Bit erforderlich sind. Diese Auflösung lässt sich nicht mehr mit den für Mikrocontroller üblichen Analog Digital Umsetzern mit sukzessiver Approximation (SAR) erreichen. Bei diesen wird mittels eines Digital-Analog-Umsetzers (DAC) zunächst die halbe Referenzspannung auf einen Komparator gegeben, an dessen anderem Eingang eine Sample-and-Hold Schaltung liegt, die den Messwert über den Konvertierungsvorgang auf einem Niveau hält. Zeigt der Komparator an, dass die Eingangsspannung höher ist als die Ausgangsspannung des DAC, so wird die DAC-Spannung um ein Viertel der Referenzspannung erhöht, andernfalls um ein Viertel der Referenzspannung abgesenkt (dies geschieht durch Setzen des nächst niederwertigeren Bits und Beibehalten oder Löschen des aktuellen Bits im SAR). Im nächsten Schritt geschieht dasselbe mit einem Achtel der Referenzspannung usw. . Daraus wird ersichtlich, dass diese Art des ADC ,N' Schritte zum Konvertieren benötigt, wobei ,N' die Bitbreite des Ausgangssignals ist. Mit steigender Wort-Breite nimmt die Wandlungszeit zu, sodass üblicherweise ADCs bis 12 Bit in dieser Technik realisiert sind.

Deutlich höhere Auflösungen erreicht man mit einem sogenannten Delta-Sigma-Umsetzer (Δ - Σ -ADC). Abbildung 3.8 auf der nächsten Seite zeigt das Schema eines Δ - Σ -Umsetzers erster Ordnung. Der Kern dieses ADCs ist ein Quantisierer, der als 1 Bit ADC verstanden werden kann. Seine 1 Bit breiter Ausgang weist dem Eingangswert entweder die minimale oder die maximale Ausgangsspannung zu. Somit entsteht ein großer Quantisierungsfehler, der bis zum halben Eingangsspannungsbereich groß sein kann (vgl.: [51]). Dadurch ist das entstehende Quantisierungsrauschen relativ groß.

Der Quantisierungsfehler wird ermittelt, indem der quantisierte Wert durch einen 1 Bit DAC wieder in eine Spannung gewandelt wird. Diese Spannung, die sozusagen den Schätzwert der letzten Messung enthält, wird vom nächsten Eingangswert subtrahiert. Der Subtrahierer findet als das Delta (Δ) Einzug im Namen des Umsetzers. Über diesen Schätzfehler wird integriert (entspricht im zeitdiskreten Fall der Summe (Σ)). Durch die Integration wird die Leistung des Quantisierungsrauschens zu höheren Frequenzen hin verschoben, es geschieht eine sog. Rauschformung. Dies ist wichtig, da das Quantisierungsrauschen durch die geringe Anzahl der Stufen ansonsten erheblichen Einfluss auf das Ausgangssignal hätte.

Im Falle eines Δ - Σ -ADCs sind 1 Bit ADC und DAC die einzigen getakteten Bauteile. Der 1 Bit ADC kann als Komparator verstanden werden, der mit der halben Eingangsspannung vergleicht, der DAC als Umschalter zwischen der maximalen und minimalen Ausgangsspannung. Durch ihren einfachen Aufbau lassen sich diese Bauteile sehr schnell takten. Als




Abbildung 3.8: Schema eines Δ - Σ -Analog-Digital-Umsetzers.

Ausgangssignal der Δ - Σ -Stufe kann der Bitstrom verstanden werden, den der Quantisierer ausgibt. Dieses Signal ist mit der Abtastfrequenz f_s von Quantisierer und 1 Bit DAC getastet und enthält noch das volle Quantisierungsrauschen, allerdings verschoben zu hohen Frequenzen. Der Takt der Δ - Σ -Stufe ist meistens deutlich schneller als das aufzuzeichnende Signal, dessen Frequenz als f_D anzunehmen ist. Daher ist es möglich, das quantisierte 1 Bit Signal über einen Tiefpass zu filtern und die Taktrate zu dezimieren. Dadurch werden die großen Anteile des Quantisierungsrauschens bei hohen Frequenzen ignoriert und der Signal-Rauschabstand steigt. Dabei ist der Anteil des Rauschens, das im Ausgangssignal verbleibt, abhängig davon, über wie viele 1 Bit Werte gemittelt wird. Diese Anzahl wird als Dezimierungsrate bezeichnet.

Abbildung 3.10 auf der nächsten Seite zeigt eine Schematische Darstellung der Rauschanteile im Ausgangssignal für zwei verschiedene Dezimierungsraten. Dadurch wird deutlich, dass mit steigender Dezimierungsrate die Genauigkeit des Ausgangssignals wächst. Als Kennzahl wichtiger, als die absolute Höhe des Quantisierungsrauschens, ist die Anzahl der rauschfreien Bits ((ENOB) Effektive Number of Bits). Es ist üblich, dass Δ - Σ -ADCs mit N-Bit Auflösung diese n-Bit Auflösung nicht oder nur bei der größten Dezimierungsrate erreichen. Daher muss für die jeweils verwendete Dezimierungsrate die tatsächliche Anzahl der rauschfreien Bits aus dem Datenblatt entnommen und mit den Anforderungen verglichen werden.

Das Tiefpassfilter vor der Dezimierung kann im einfachsten Fall eine Mittelung über alle zwischen zwei dezimierten Ausgangswerten liegenden Eingangswerten sein. Allerdings kann mit besseren Filtern eine zusätzliche Rauschunterdrückung der hohen Frequenzen erreicht werden. Prinzipiell kann jedes digitale Filter zum Einsatz kommen, jedoch ist das am häufigsten anzutreffende ein FIR-Filter als sog. Sync-Filter [52]. Bei diesem Filter wird die Impulsantwort eines idealen rechteckigen Tiefpassfilters abgetastet. Die Impulsantwort des Rechtecks ist die Si-Funktion, im englischen Sinc-Funktion genannt. Durch das Abtasten verliert das Filter seine idealen Eigenschaften, die jedoch umso besser nachgebildet werden, je mehr Stützstellen das Filter aufweist. Dadurch wird deutlich, dass für eine gute Rauschunterdrückung lange Verzögerungen des FIR-Filters in Kauf genommen werden müssen.




Abbildung 3.9: Zustand eines Δ - Σ -Umsetzers in verschiedenen Stufen. Die oberste Grafik zeigt ein Eingangssignal, das mit 500 [kHz] abgetastet wird. Im zweiten Bild sieht man, dass mit sinkender Eingangsspannung die Zahl der Schätzwerte, die der minimalen Ausgangsspannung entsprechen, zunehmen. Im letzten Bild ist, für eine Oversamplingrate von 128 und Mittelung als Tiefpassfilter, das Ausgangssignal dargestellt.




Abbildung 3.10: Einfluss der Dezimierungsrate auf das Rauschen (vgl. [52]).

3.3.2 Offsetkorrektur

Im Folgenden wird nun erörtert, wie Eigenschaften von $LiFePO_4$ -Akkumulatoren und EIS genutzt werden können, um hier mit weniger hochauflösenden ADCs arbeiten zu können.

Da die Entladeschlussspannung einer $LiFePO_4$ -Zelle bei etwa 2.6 V, die Ladeschlussspannung bei 4 V liegt, sind die außerhalb dieses Bereiches liegenden Spannungen für den Zellsensor vollkommen uninteressant. Daher besteht die Möglichkeit den Bereich der Zellspannung durch eine Offsetkorrektur um 2.6 V auf den Bereich 0 V bis 1.4 V abzubilden. Hier wäre eine Verwendung des internen 12 Bit ADC des MSP430, ohne Spannungsteiler möglich, wodurch sich die Spannungsauflösung von jetzt ca. 1.2 mV auf 600 μ V verbessern würde. Dies unterscheidet sich noch deutlich von dem in den Gleichungen 3.3 und 3.4 geforderten 10-100 μ V. Würde man die verbleibenden 1.4 V Spannungshub so verstärken, dass sie den vollen 2.5 V Eingangsspannungsbereich eines handelsüblichen ADCs ausnutzen, so läge die notwendige Spannungsauflösung noch bei:

$$10 \mu\text{V} \cdot \frac{2.5 \text{ V}}{1.4 \text{ V}} \approx 17.9 \mu\text{V}$$

Daraus resultiert eine notwendige Bitzahl von:

$$\begin{aligned} N_{Bit} &= \log_2 \left(\frac{U_{REF}}{U_{LSB}} \right) \\ &= \log_2 \left(\frac{2.5 \text{ V}}{17.9 \mu\text{V}} \right) \\ &\approx 17 \text{ Bit} \end{aligned}$$

Es wäre nur 1 Bit einzusparen im Vergleich zur Messung ohne Offset-Korrektur.

Aus den Erkenntnissen zur EIS kann der Umstand ausgenutzt werden, dass für die EIS nicht die Gesamtspannung der Batterie von Interesse ist, sondern lediglich der durch den eingepprägten Strom entstehende Wechselanteil. Dieser liegt im Bereich 1 mV bis 5 mV pro Zelle. Wenn also der gesamte Gleichanteil der Batterie ausgekoppelt werden könnte, so würden für die Abtastung des Wechselspannungssignals ein ADC mit folgender Auflösung notwendig sein:

$$\begin{aligned} N_{Bit} &= \log_2 \left(\frac{U_{Max}}{U_{LSB}} \right) \\ &= \log_2 \left(\frac{5 \text{ mV}}{10 \text{ uV}} \right) \\ &= \log_2 (500) \\ &= 8.97 \text{ Bit} \end{aligned}$$

Hier würden also die bereits auf dem aktuellen Zellsensor vorhandenen 12 Bit ADCs mehr als ausreichen. Für eine Genauigkeit von $10 \mu\text{V}$ kann ein 12 Bit-ADC

$$10 \mu\text{V} \cdot 2^{12} = 40,96 \text{ mV}$$

überdecken. Dies ließe genug Spielraum für eine gewisse Änderung der Zell-Ruhe-spannung, ohne die Offsetkorrektur anpassen zu müssen. Da Referenzspannungen im mV-Bereich unüblich sind, müsste eine Verstärkerschaltung eingesetzt werden, welche die Amplitude des Wechselspannungs-Signals auf die mögliche Eingangsspannung des ADCs abbildet. Solche Schaltungen bringen zusätzliche Nichtlinearitäten in das Messsignal und sind immer in gewissem Maße temperaturabhängig.

Das Auskoppeln des Gleichspannungsanteils kann theoretisch auf zwei Arten geschehen.

- Durch **analoge Filterung** kann der gesamte Gleichanteil ausgekoppelt werden. Für die EIS scheint diese Methode wenig geeignet zu sein, da hier extrem niedrige Frequenzen bis in den mHz Bereich betrachtet werden müssen. Daraus resultiert, dass die Grenzfrequenz des analogen Hochpassfilters, das den Gleichanteil auskoppelt deutlich unter 1 mHz liegen muss. Dies würde Bauteile erfordern, die zum einen für eine Integration in einen kleinen Zellsensor zu groß sind. Des Weiteren würden durch die vollständige Auskopplung des Gleichanteils auch negative Spannungen im Eingangssignal des ADCs entstehen, die von den internen ADCs des MSP430 nicht gemessen werden können.
- Durch **adaptive Offsetkorrektur** ließe sich das Problem negativer Spannungen umgehen, indem nicht die gesamte Ruhespannung korrigiert wird, sondern der Korrekturwert um die maximal erwartete Amplitude des Wechselspannungsanteils verringert wird. Dann lägen alle Spannungen im positiven Bereich. Zu diesem Zweck muss die Ruhespannung der Zelle gemessen werden, was zusätzlichen Hardware- und Messaufwand bedeutet.

Das analoge Auskoppeln des Gleichanteils kommt aufgrund der niedrigen Messfrequenzen nicht in Frage. Eine mögliche Beschaltung für das Auskoppeln eines vorzugebenden Spannungsoffset ist die sogenannte Spannungslupe, die in Abbildung 3.11 auf der nächsten Seite dargestellt ist.




Abbildung 3.11: Schaltplan einer Spannungslupe. Die erste Operationsverstärkerschaltung hat einen Verstärkungsfaktor von -1 und kompensiert die Eingangsspannung um einen über U_{Offset} einstellbaren Spannungswert. Die zweite Operationsverstärkerschaltung verstärkt das übrig bleibende Signal so, dass es den gesamten zur Verfügung stehenden Eingangsbereich von 0 V bis 2.5 V abdeckt.

In Anhang F ist dargestellt, wie mit einer Operationsverstärkerschaltung die Auskopplung eines Gleichanteils bei gleichzeitiger Verstärkung des Wechselanteils so gestaltet werden kann, dass mit einem 12 Bit ADC die Aufnahme eines 40 mV breiten Spannungsbereiches mit der geforderten Auflösung von $10\text{ }\mu\text{V}$ möglich wird. Ein Nachteil dieser Lösung ist, dass durch die Verwendung reeller Bauteile Nichtlinearitäten entstehen können. Insbesondere ist die Temperaturstabilität zu beachten. Außerdem sind beide Operationsverstärkerschaltungen invertierend, weshalb negative Versorgungsspannungen benötigt werden.

Tabelle 3.5 auf der nächsten Seite fasst den notwendigen Aufwand für verschiedene Optionen der Messung des Wechselspannungssignals, das durch die EIS erzeugt wird, zusammen. Das Hochpassfilter ist aufgrund der niedrigen Frequenzen, die gemessen werden sollen nicht geeignet. Das Abziehen eines Offsets in Höhe der Entladeschlussspannung bietet nur geringen Vorteil für die benötigte Auflösung, sodass der zusätzliche Schaltungsaufwand nicht gerechtfertigt ist. Es verbleiben als Möglichkeit die hoch aufgelöste Messung des gesamten Signals mit mindestens 18 Bit Auflösung oder die aufwändige einstellbare Offsettingkorrektur mit anschließender Verstärkung, um eine ausreichende Spannungsauflösung mit 12 Bit ADC zu gewährleisten. Im zweiten Fall ist der Schaltungsaufwand nicht unerheblich, außerdem kann eine solche Schaltung frequenz- und temperaturabhängige Nichtlinearitäten in den Messpfad einbringen. Zusätzlich muss die Zellenspannung noch einmal unkorrigiert mit kleinerer Auflösung gemessen werden, um die abzuziehende Offsetspannung zu ermitteln.

| | Direkte Messung | DC-Filter | Spannungslupe fest | Spannungslupe variabel |
|--------------------------|-----------------|-------------------------|--|---|
| Schaltungsaufwand passiv | Spannungsteiler | Filter, Spannungsteiler | -/- | (Tiefpass s.u.) |
| Schaltungsaufwand aktiv | -/- | Messverstärker | Differenzverstärker, Offsetspannungsquelle | Differenzverstärker |
| Anforderungen μC | -/- | -/- | -/- | Ruhe Spannungsmessung, DAC (PWM mit Tiefpass) |
| Auflösung ADC | 18 Bit | 12 Bit | 17 Bit | 12 Bit |

Tabelle 3.5: Vergleich von Methoden zur Messung kleiner Wechselgrößen bei großem Offset

Da der derzeitige verwendete Mikrocontroller nicht über einen echten Digital-Analog Wandler verfügt und dieser auch bei den zukünftig vorgesehenen Controllern nicht vorhanden ist, müsste die Ausgabe der Offsetkorrektur mittels tiefpassgefilterter PWM erfolgen. Da jedes Tiefpassfilter eine endliche Dämpfung bei der PWM-Frequenz aufweist, könnten so Störungen in das Messsignal gelangen.

Letztlich fällt die Entscheidung für eine hochaufgelöste Messung des gesamten Signals, neben den Nachteilen der anderen Methoden auch, weil so die gesamte Information des Signals gewonnen werden kann. Teile dieser Informationen sind eventuell für die EIS verzichtbar, können aber z.B. bei der Vorverarbeitung des Signals helfen, wenn zum Beispiel die Spannungsdrift korrigiert werden soll. Des Weiteren ist der Sensor mit einer hoch auflösenden Messung des Gesamtsignals auch in der Lage eine genauere Messung für bereits implementierte und zukünftige Verfahren bereitzustellen. Tabelle 3.5 zeigt, dass für dieses Vorhaben ein ADC verwendet werden muss, der mindestens 18 Bit Auflösung besitzt. Solche Auflösungen lassen sich in kostengünstiger Ausführung nur mit Δ - Σ -ADC realisieren. Im folgenden Abschnitt wird daher ein geeigneter ADC gesucht und ein Konzept erstellt, mit diesem eine EIS-Messung durchzuführen.

3.4 Konzeption der Impedanzspektroskopie mit drahtlosen Zellsensoren

3.4.1 Auswahl eines geeigneten Δ - Σ -ADCs

Für die Auswahl eines passenden ADCs lassen sich aus den bisherigen Erkenntnissen und Vorarbeiten eine Reihe von Anforderungen erstellen:

- Die **Sample-Rate** ergibt sich aus zwei Faktoren. Zum einen den Anforderungen der EIS. In kommerziellen Laborgeräten für die Elektrochemische Impedanzspektroskopie werden Frequenzen von wenigen mHz bis einigen kHz gemessen. Aus [9] wissen wir, dass die Zellsensoren der Klasse 3 im synchronisierten Messbetrieb bis zu 10 kHz Messdatenrate erreichen können. Da an der Funktionsweise des Messbetriebes keine Anpassung vorgenommen werden sollen, bleibt dies als Obergrenze der Messrate bestehen. Für die EIS ergeben sich dadurch Einschränkungen des darstellbaren Impedanzspektrums.
- Für eine synchronisierte Messung ist es unerlässlich, dass die Sensoren auf allen Zellen ihre Spannungsmessung gleichzeitig starten. Dieser Startzeitpunkt muss mit dem Zeitpunkt der Strommessung im Batteriesteuergerät synchronisiert werden können. Daher ist es wichtig jede Messung manuell anzustoßen, um den Startzeitpunkt festzulegen. Da Δ - Σ -ADC für die Filterung und Dezimierung des Bitstroms verschiedene digitale Filter verwenden, kommt es zu Unterschieden im Einschwingverhalten, wenn erst beim manuellen Anstoßen der Messung die Konvertierung in einen Messwert beginnt. Bei ADCs, bei denen kontinuierlich konvertiert wird und bei denen das Anfordern eines Messwertes lediglich die Ausgabe ansteuert, sind Sample-Rate und Datenrate identisch. Wenn jedoch zunächst die digitalen Filter einschwingen müssen, wird die mögliche **Daten-Rate**, die ein ADC erzeugen kann, begrenzt.
- Die **Auflösung** ist nach Gleichung (3.3) auf Seite 83 zu 18 Bit bzw. 14 Bit festgelegt. Diese Auflösung muss bei der maximalen Daten-Rate auch noch erreicht werden. Wie oben gezeigt, sinkt die Auflösung eines Δ - Σ -ADC mit sinkendem Dezimierungsfaktor, also mit steigender Sample-Rate. Daher muss betrachtet werden, welche Auflösung bei der gewünschten Rate noch erreicht wird.
- Als **Interface** muss eine Kommunikationsmöglichkeit existieren, die eine einfache Anbindung an den Mikrocontroller ermöglicht, die mit wenigen Datenleitungen auskommt. Hier kommen SPI und I²C in Frage.
- Da der ADC vom Zellsensor Klasse 3 versorgt werden soll, muss der Energie-Umsatz gering gehalten werden. Dazu gehört, dass die **Versorgungsspannung** vom Regler

des Zellsensors übernommen werden soll, um Verluste in einem zusätzlichen Spannungsregler zu vermeiden. Daher soll der Sensor bei 3.3 V Versorgungsspannung arbeiten können.

- Um Platz und Kosten einsparen zu können und das Design simpel zu halten, sollte der ADC bereits über eine **interne Referenzspannung** und eine **interne Takterzeugung** für die Messung verfügen.

Tabelle 3.6 auf der nächsten Seite zeigt eine Auswahl von 24 Bit Δ - Σ -ADCs, die zumindest Teile der gestellten Anforderungen erfüllen. Allen gemein ist, dass sie über SPI kommunizieren, sodass diese Eigenschaft keinen Eingang in die Tabelle gefunden hat. Es ist ersichtlich, dass kein ADC alle gestellten Anforderungen erfüllen kann. Sehr problematisch ist, dass nur ein einziger Sensor bei den geforderten 3.3V Betriebsspannung betrieben werden kann. Allerdings ergeben sich auch bei den anderen Anforderungen Probleme. So gibt es nur wenige Umsetzer, die mit interner Referenzspannung und Takterzeugung ausgestattet sind.

Als die zwei besten Optionen erscheinen:

- Der **AD7176-2** von Analog Devices, der sehr gute Eigenschaften hat, aber 5 V Spannungsversorgung benötigt [53].
- Oder der **ADS1291** von Texas Instruments, der als einziger gefundener Wandler mit 3.3 V versorgt werden kann. Dieser kann lediglich bis zu 1.7 kSPS abtasten und liefert die gewünschten 18-bit bei maximal 500 SPS und die geforderten 14-bit bei maximal 2 kSPS [54].

Trotz der Tatsache, dass der ADS1291 die gestellten Forderungen nicht vollständig erfüllen kann, fällt die Entscheidung für diesen Baustein und gegen den AD7176-2. Das Einführen eines zweiten DC/DC-Wandlers würde zum einen dem Konzept widersprechen, die Zellsensoren effizient zu designen, da sie die Energie der Batteriezelle nicht unnötig verbrauchen soll. Außerdem entstehen durch den aktuell verwendeten Boost-Konverter TPS61201 bereits beträchtliche Störungen in der Zellspannung. Dies wird in der aktuellen Form umgangen, indem der TPS61201 für den Zeitpunkt der Messung abgeschaltet wird. Da Δ - Σ -ADCs ohne Sample-and-Hold Glied auskommen, müsste der Spannungswandler für den gesamten Zeitraum abgeschaltet werden. Dies ist jedoch nicht möglich, da Δ - Σ -ADCs mit einer Überabtastung über längere Zeiträume die Messung durchführen. Daher muss jeder notwendige Spannungswandler eingeschaltet bleiben und die Störungen durch einen zweiten sind nicht zu vernachlässigen.

Da das Ziel dieser Arbeit der Nachweis einer möglichen Elektrochemischen Impedanzspektroskopie mit drahtlosen Zellsensoren ist und nicht die Entwicklung eines marktreifen Produktes wird an dieser Stelle akzeptiert, dass mit dem gewählten Sensor keine vollständige EIS erfolgen kann. Der eingeschränkte Frequenzbereich sollte dem Nachweis der Funktionsfähigkeit nicht im Wege stehen.

| Bezeichnung | Hersteller | nom. Auflösung | nom. Sample-Rate [kSPS] | Auflösung @ 10 kHz | Data Rate [kHz] | V_{supply} [V] | int. V_{REF} [V] | int. MCLK [MHz] |
|-------------|-----------------|----------------|-------------------------|--------------------|-----------------|------------------|--------------------|-----------------|
| LTC2440 | LT ^a | 24 Bit | 4 | 17 Bit @4 kHz | 4 | 4.5 - 5.5 | n/a | 9 |
| AD7765 | AD ^b | 24 Bit | 156 | n/a | 156 | 4.8 - 5.5 | n/a | n/a |
| AD7766 | AD | 24 Bit | 128 | n/a | 2 | 2.4 - 2.6 | n/a | n/a |
| AD7176-2 | AD | 24 Bit | 250 | 19 Bit | 50 | 5 | 2.5 | 16 |
| AD7762 | AD | 24 Bit | 625 | n/a | 250 | 5 | n/a | n/a |
| AD7732 | AD | 24 Bit | 15.4 | 15 Bit | 12 | 5 | n/a | n/a |
| AD1155 | AD | 24 Bit | 16 | n/a | 16 | 4.8 - 5.2 | n/a | n/a |
| ADS1210 | TI ^c | 24 Bit | 16 | 10 Bit @1 kHz | 16 | 4.8 - 5.2 | 2.5 | n/a |
| ADS1251 | TI | 24 Bit | 20 | 19 Bit | 20 | 4.8 - 5.2 | n/a | n/a |
| ADS1252 | TI | 24 Bit | 40 | 19 Bit | 20 | 4.8 - 5.2 | n/a | n/a |
| ADS1259 | TI | 24 Bit | 14.4 | >19.6 Bit | 1.78 | 4.8 - 5.2 | 2.5 | 7.3 |
| ADS1271 | TI | 24 Bit | 105 | n/a | 1.45 | 4.8 - 5.2 | n/a | n/a |
| ADS1291 | TI | 24 Bit | 8 | 17 Bit @1 kHz | 1.69 | 2.7 - 3.6 | 2.5 | 0.512 |

Tabelle 3.6: Gegenüberstellung verschiedener Δ - Σ -ADCs - Relevante Auswahlkriterien sind entsprechend ihrer Anforderungserfüllung farbig markiert.

^aLinear Technologie

^bAnalog Devices

^cTexas Instruments

3.4.2 Integration der hochauflösenden Messung

Der ausgewählte Sensor kommt aufgrund der internen Referenzspannung und Takterzeugung mit relativ wenigen passiven externen Bauteilen aus. Dennoch werden insgesamt zehn Kondensatoren für das Abblocken der Spannungsversorgung, das Stabilisieren der Referenzspannung und zum Stabilisieren nicht genutzter Eingänge benötigt. Außerdem ein 1:2 Spannungsteiler, der es ermöglicht, mit der internen Referenzspannung von 2.42 V bis zu 4.84 V. Spannung zu messen. Der ADC selber kommt in einem TQFP32 Package. Betrachtet man Abbildung 3.1 auf Seite 65 so wird klar, dass es nicht ohne Weiteres möglich ist, diese zusätzlichen Bauelemente auf einem neuen Design des Zellsensors unterzubringen, das alle Eigenschaften des alten beibehält.

Daher wurde entschieden, für den Δ - Σ -ADC eine eigene Platine zu entwerfen und diese über eine Steckverbindung auf einem funktional unveränderten Zellsensor der Klasse 3 zu positionieren. Eine solche Aufsteckplatine wird im Folgenden Erweiterungsmodul genannt. In [55] wurden bereits Erfahrungen mit dem nachträglichen Einbringen einer Platine mit zusätzlicher Funktionalität auf ein bestehendes Sensorsystem gesammelt. In dem Fall wurde ein Zellsensor der Klasse 1 mit einem Erweiterungsmodul ausgestattet, das mit optischen Messmethoden den Säuregehalt des Elektrolyten in einer Bleibatterie bestimmt. Sensor und Erweiterungsmodul sind in Abbildung 3.12 dargestellt.



Abbildung 3.12: Beispiel eines Erweiterungsmoduls auf einem Zellsensor der Klasse 1 nach [55]




Abbildung 3.13: Pinbelegung des Pfostensteckers für das Erweiterungsmodul in der Draufsicht.

Die Kommunikation zwischen ADS1291 und dem Zellsensor erfolgt über SPI. Dazu werden 4 Signale benötigt. Neben den drei SPI-Signalen MISO, MOSI und SCLK wird noch ein Chip-Select-Signal benötigt, da auch der Transceiver CC1101 und der WakeUp-Chip AS3930 über SPI kommunizieren. Außerdem wird für die Versorgung des Erweiterungsmoduls die 3.3 V Versorgungsspannung und ein Rückleiter nach Ground benötigt. Abschließend muss noch eine Verbindung zur zu messenden Zellenspannung hergestellt werden. Diese Verbindung sollte eine möglichst geringe Impedanz aufweisen, um Störung und Verfälschung des Signals zu minimieren. Dazu sollte zum einen die Verbindung zwischen positivem Batteriepol auf dem Zellsensor und dem Erweiterungsmodul-Stecker kurz und breit sein. Zum anderen ist es wünschenswert, hochfrequente Signalleitungen von dieser Messleitung fern zu halten. Um dies zu gewährleisten, wird zu den sieben genannten Verbindungen eine zweite Masseverbindung hinzugefügt, sodass eine Pfostenleiste mit 2x4-Pins verwendet werden kann, die entsprechend Abbildung 3.13 angeordnet sind.

Durch das Anordnen der Batteriespannung zwischen den zwei Masseleitungen und der relativ konstanten Spannungsversorgung soll verhindert werden, dass durch die SPI-Schnittstelle Störungen in die zu messende Spannung einkoppeln.

Ein weiterer Vorteil, der durch die Entwicklung eines Zellsensors der Klasse 3 mit Anschlussmöglichkeit für ein Erweiterungsmodul entsteht, ist die Wiederverwendbarkeit dieser Schnittstelle. Sollte sich zukünftig ein ADC finden, der besser geeignet ist, so wäre lediglich das relativ einfache Erweiterungsmodul zu ersetzen, auf der zusätzlich ausreichend Platz ist.

Auf Grund der Tatsache, dass alle MSP430 die SPI-Schnittstelle mit einer sog. Universal Synchronous/Asynchronous Receiver Transmitter (USART) Schnittstelle realisieren, ergibt sich ein noch breiteres Feld von Einsatzmöglichkeiten, da über dieselben physikalischen Leitungen auch eine I²C oder UART-Verbindung aufgebaut werden kann.

In beiden Fällen lassen sich die dann nicht mehr benötigten Kommunikationsleitungen als I/O-Pins oder für Sonderaufgaben verwenden, da die MSPs mit einer zur Laufzeit programmierbaren Port-Map ausgestattet sind, die es ermöglicht, viele logischen Funktionen mit fast jedem physikalischen Pin zu verbinden. In Anhang H wird etwas ausführlicher auf die Möglichkeiten der Erweiterungsmodul-Schnittstelle eingegangen.

3.4.3 Anpassungen am Zellsensor Klasse 3

Um das geplante Erweiterungsmodul realisieren zu können, müssen einige Anpassungen am bestehenden Sensor der Klasse 3 vorgenommen werden. Abbildung 3.1 auf Seite 65 zeigt, dass auf der Version v0.3 nur sehr wenig Platzreserven vorhanden sind. Daher muss nach Wegen gesucht werden, Platz einzusparen, um den notwendigen Pfostenstecker mit 2x4-Pins auf der Platine unterbringen zu können. Außerdem zeigte die Version v0.3 des Klasse 3 Zellsensors ein deutlich schlechteres Sende- und Empfangsverhalten, als die Version v0.1 aus [8]. Daher werden Überlegungen angestellt, worin die Ursache für dieses Problem liegen kann.

RF-Beschaltung der Antenne

Durch das generell vollkommen unterschiedliche Layout ist es verständlich, dass das Anpassnetzwerk der Schleifenantenne von Sensorversion v0.1 nicht mehr für den Sensor v0.3 gilt. Daher wurde wie schon beim ersten Sensor eine Messplatine angefertigt, mit der die S-Parameter der Antenne bestimmt werden können, um, mit Hilfe des Programms CST-Studio, die Werte für ein Anpassnetzwerk für einen Wellenwiderstand von 50Ω berechnen zu lassen.

Diese Anpassung findet vor dem Antennenumschalter statt. Der Transceiver benötigt zusätzlich zu einem Antennensignal mit 50Ω Wellenwiderstand noch einen Tiefpass oberhalb der Trägerfrequenz und einen sogenannten Balun. Dieses Bauteil erhält seinen Namen aus dem Kofferwort für Balanced/Unbalanced und beschreibt ein Symmetrie-Glied, das aus dem massebezogenen Antennensignal ein differentielles Signal erzeugt, das auf den differentiellen RF-Eingang des Transceivers gegeben werden kann. Da Reichweite und Fehlerhäufigkeit der WakeUp-Schaltung bei beiden Sensorversionen identisch sind, ist davon auszugehen, dass die verminderte Leistungsfähigkeit des neueren Sensors in der Realisierung von Tiefpass und Balun liegt. Abbildung 3.14 auf der nächsten Seite zeigt jeweils einen Ausschnitt des Layouts der beiden Baugruppen dieser Sensoren. Man erkennt, dass v0.1 eine Massefläche sowohl im Top-Layer als auch im Bottom-Layer verwendet und so die Impedanzen niederohmig an Masse anschließen kann. Außerdem erkennt man, dass hier der Vorgabe des Referenzdesign nicht nur schematisch entsprochen wird, sondern dass das Layout sich




Abbildung 3.14: Layout des RF-Pfades auf den bisherigen Zellsensoren. Man erkennt rechts, dass kurze Wege für die Anbindung des Transceivers gewählt wurden. Ausßerdem hat dieser Sensor Masseflächen in beiden Layern und somit eine kurze Anbindung an GND. Links erkennt man, dass der Anschluss des differentiellen Signals hinter dem Balun über zwei Leitungen realisiert ist, die deutlich in der Länge voneinander Abweichen.

eng an die vorgegebene Ausrichtung der Bauteile hält. Zusätzlich sind alle Verbindungen möglichst kurz ausgeführt. Das differentielle Signal am Ausgang des Baluns wird über eine parallele Doppelleitung geführt, wobei beide Leitungen die gleiche Länge haben.

In Version v0.3 wurde vollständig auf eine Massefläche im Bottom-Layer verzichtet, um den Einfluss auf die Antenne durch die Minimierung von Kupfer auf der Platine gering zu halten. Daher erfolgt die Masseanbindung der Bauelemente von Tiefpass und Balun hier über dedizierte Masseleitungen, die nicht unterhalb der entsprechenden Elemente verlaufen und auch nicht im Top-Layer und Bottom-Layer übereinstimmen. In Bezug auf die differentielle Signalführung hinter dem Balun stellt man fest, dass hier zwei Leitungen deutlich unterschiedlicher Länge verwendet wurden.

Da der Einfluss des veränderten Layouts der RF-Komponenten nicht quantifiziert werden kann, wird im Folgenden auf Grundlage einfacher Überlegungen festgelegt, wie das Layout der RF-Komponenten im zu entwerfenden Sensor aussehen soll.

- Es wird weiterhin davon ausgegangen, dass ein Großteil der Abweichung der Antennenparameter vom in [8] theoretisch bestimmten Wert, durch die Kupferflächen innerhalb der Platine entsteht. Daher wird auch weiterhin keine großflächige Masse im Top-Layer oder Bottom-Layer vorgesehen. Allerdings reagiert das RF-Signal aufgrund seiner hohen Frequenz von 434 MHz empfindlicher auf Änderungen des Wellenwiderstandes der Leitung. Daher soll gezielt für den Transmissionsweg dieses Signals eine **Massefläche** vorgesehen werden.
- Die Anbindung der Bauteile an die Masse soll niederohmig und für jedes Bauelement gezielt über Vias zur Masse im Bottom-Layer erfolgen, anstatt über Masse-Leitungen im Top-Layer gebündelt abgeführt zu werden.
- Die Platzierung der Bauelemente soll möglichst dicht und entsprechend der Vorgabe im Referenz-Schaltkreis und **Referenzlayout** erfolgen.
- Die differentielle Signalleitung hinter dem Balun soll kurz und mit identischer Länge erfolgen.

Weiterhin zeigt ein Vergleich der Zellsensorenversionen v0.1 und v0.3, dass bei der späteren Version aus Platzgründen Bauteile und Leitungen deutlich dichter an der Schleifenantenne platziert sind. Dies kann ebenfalls zum Verstärken der Schleifenantenne führen. Aus diesem Grund soll in dem neu zu entwerfenden Zellsensor auf mehr Abstand zwischen der Schleifenantennen und den Bauteilen und Leitungen geachtet werden.

3.4.4 EMV Anfälligkeit langer Leitungen

Vergleicht man die beiden Sensor-Layouts im Allgemeinen, so stellt man fest, dass bei v0.1 generell alle Leitungen relativ kurz gehalten werden konnten. Durch die große Öffnung in der Mitte zum Einbau auf den LiFePO-Zellen müssen bei Version v0.3 alle Bauelemente um einen Kreis herum angeordnet werden, was generell die Leitungsführung deutlich erschwert. Das Layout zeigt mehrere Leitungen, beispielsweise die Masseleitung oder die Leitung zwischen den Balancierwiderständen und die Versorgungsspannung, die mehr als die Hälfte des Sensors umspannen. Dabei erreichen diese Leitungen geschätzte Längen zwischen 10 cm und 17 cm. Die Wellenlänge des RF-Signals liegt im Vakuum bei:

$$\lambda = \frac{c_0}{f_{RF}} \approx \frac{300 \cdot 10^6 \text{ m/s}}{434 \cdot 10^6 \text{ s}^{-1}} \approx 70 \text{ cm} \quad (3.5)$$

Damit liegen die langen Leitungen auf der Sensorplatine v0.3 im Bereich $\lambda/8 - \lambda/4$ womit sie parasitäre Antennen darstellen können. Diese können Teile der Signalleistung des gesendeten oder empfangenen RF-Signals aufnehmen, wodurch Empfangs- und Sendeleistung verschlechtert werden.

Da auch beim Redesign die Möglichkeit erhalten bleiben soll den Sensor auf eine Zelle aufzuschrauben, wird es nicht immer möglich sein, auf eine kurze Leitungsführung zu achten. Daher sollen bei allen Leitungen, welche die Gesamtlänge von $\lambda/8$ überschreiten, Drosseln in Form konzentrierter Bauelemente in den Leitungspfad eingefügt werden. Diese sollen für das RF-Signal bei 434 MHz eine hochohmige Barriere aufbauen und so die Leitung in Abschnitte unterteilen, die kleiner als $\lambda/8$ sind. Dadurch soll erreicht werden, dass diese verkürzten Leitungsstücke keine guten Antenneneigenschaften für das RF-Signal mehr haben. Sollte diese Regelung Signalleitungen mit hochfrequenten Anteilen wie etwa eine SPI Leitung betreffen, so muss im Einzelfall betrachtet werden, wie der Einfluss einer Drossel auf die Signaleigenschaft wirkt. Wichtig für diese Drosseln ist es, Induktivitäten mit geringem Serienwiderstand zu verwenden, wenn über die Leitung Leistung transportiert werden soll.

3.4.5 Zusammenfassen von Mikrocontroller und Transceiver

Die bisher beschriebenen Änderungen sind eher dazu geeignet, zusätzlichen Platz auf der Platine zu verbrauchen, als welchen einzusparen. Um dennoch den nötigen Raumgewinn für die Platzierung der Pfosten-Leiste für das Erweiterungsmodul zu erzielen, wird in diesem Abschnitt die Möglichkeit geprüft, den Mikrocontroller MSP430F235 und den Transceiver CC1101 zusammenzufassen. Texas Instruments bietet mit der CC430-Familie eine Reihe von Mikrocontrollern auf Basis eines MSP-430 an, die über einen integrierten sogenannten Radio-Core verfügt, der die Eigenschaften eines CC1101 nachbildet [56].

Die CC430-Mikrocontroller gibt es in zwei Baugrößen mit 64 oder 48 Pins. Tabelle 3.7 auf der nächsten Seite vergleicht die Eigenschaften von dediziertem Mikrocontroller und Transceiver mit den jeweils leistungsstärksten Varianten der beiden CC430 Baugrößen. Zunächst ist festzustellen, dass beide Mikrocontroller bei den vorhandenen 3.3 V betrieben werden können. Allerdings zeichnen sich beide CC430 durch eine erhöhte Leistungsaufnahme im tiefsten Ruhemodus aus. Dies führt zu einer höheren Belastung der Zelle durch den Sensor. Da der Ruhestrom immer noch in der Größenordnung der Selbstentladung der Zelle liegt, kann dies in Kauf genommen werden. Die Peripherie der CC430 leistet das Gleiche wie die des MSP430. Einzige Ausnahme bildet der zweite Timer, der beim MSP430 sieben Capture/Compare Register besitzt und bei allen CC430 Versionen nur fünf. Da in der derzeitigen Software allerdings nur zwei davon verwendet werden, scheint auch dies einen Wechsel nicht zu behindern. Die Taktfrequenz des MSP430 lässt sich um bis zu 25% gegenüber dem MSP430 steigern, was eventuell zu einer weiteren Erhöhung der Burstmessrate genutzt werden kann. Ein deutlicher Vorteil ergibt sich aus dem verdoppelten RAM-Speicher, der es ermöglicht, die Anzahl der aufgenommenen Burst-Werte zu verdoppeln, ohne auf Komprimierungsmaßnahmen zurückgreifen zu müssen.

Auch der größere CC430F6137 kommt bereits im gleichen Package wie der MSP430F235, sodass durch das Einsparen des CC1101 Bausteins bereits ein Raumgewinn erzielt werden kann. Allerdings zeigt ein Blick auf den Schaltplan des Zellsensors v0.3, dass 19 Pins unbelegt sind.

Da die CC430 die Masseanbindung über das Thermal-Pad an der Unterseite des Bausteins realisieren, werden hier eine ganze Reihe Pins eingespart. Von den 48 Pins des CC430F5137 sind zehn fest für die Funktionalität des Radio-Cores verwendet, sechs dienen der Spannungsversorgung und Stabilisierung und weitere sechs sind für das Programmier- und Debug-Interface notwendig. Damit verbleiben 26 Pins, die durch eine interne PortMap-Matrix mit allen logischen Ports und Sonderfunktionen wie ADC, UART oder Timer verbunden werden können. Der Zellsensor v0.3 verwendet derzeit 23 Pins für die verschiedenen Funktionen. Da die Verbindung zum CC1101 eingespart werden kann, werden davon vier Pins frei. Ein zusätzlicher Pin muss für das Chip-Select Signal des Erweiterungsmoduls vorgesehen werden. Daher ist damit zu rechnen, dass 20 I/O-Pins verwendet werden müssen. Damit verbleibt eine Reserve von 5 Pins für eventuell während des Designs auftretende Änderungen. Durch das kleinere Package und weniger unverbundene Pins wird das Wegführen der Signalleitungen vom Mikrocontroller komplizierter, da mehr Leitungen auf engem Raum zusammen liegen, dennoch ist der Platzgewinn, der durch das kleinere Package erreicht werden kann, für die zusätzliche Verbindung zum Erweiterungsmodul voraussichtlich notwendig.

Daher wird beschlossen, das Redesign des Zellsensors mit einem CC430F5137 als Mikrocontroller durchzuführen.

| | MSP430F235 | CC1101 | CC430F6137 | CC430F5137 |
|--------------------------|-------------|-------------------------|----------------------------------|-------------------------|
| Allgemein | | | | |
| U_S | 1.8 - 3.6 V | 1.8 - 3.6 V | 2.0 - 3.6 V | 2.0 - 3.6 V |
| Active Mode Current | | | | |
| @16MHz | 6.5 mA | | 3.45 mA | 3.45 mA |
| @ 1MHz | 320 μ A | | 320 μ A | 320 μ A |
| LPM Current | | | | |
| LPM0 | 75 μ A | | 90 μ A | 90 μ A |
| LPM2 | 23 μ A | | 7.5 μ A | 7.5 μ A |
| LPM3 | 1 μ A | | 2.1 μ A | 2.1 μ A |
| LPM4 | 0.1 μ A | | 1.2 μ A | 1.2 μ A |
| Rx/Tx Current | | | | |
| Sendebetrieb | | 29 mA | 29 mA | 29 mA |
| Empfangsbetrieb | | 17 mA | 17 mA | 17 mA |
| RF sleep mode | | 0.5 μ A | Bereits in LPM Current enthalten | |
| Temperaturbereich | -40 - 105°C | -40 - 85°C | -40 - 85°C | -40 - 85°C |
| Microcontroller | | | | |
| Architektur | 16 Bit RISC | | 16 Bit RISC | 16 Bit RISC |
| Taktfrequenz | 16 MHz | | 20 MHz | 20 MHz |
| SRAM (kByte) | 2 | | 4 | 4 |
| Flash (kByte) | 16 | | 32 | 32 |
| Bauform | | | | |
| Package | QFN | QFN | QFN | QFN |
| Pin Anzahl | 64 | 20 | 64 | 48 |
| Maße | 9 x 9 mm | 4 x 4 mm | 9 x 9 mm | 7 x 7 mm |
| Peripherie | | | | |
| GPIO -Pins | 48 | | 44 | 26 |
| USCI-Kanäle | A & B | | A & B | A & B |
| Timer | 2x 16 Bit | | 2x 16 Bit | 2x 16 Bit |
| Multiplizierer | HW 16x16 | | HW 32x32 | HW 32x32 |
| AD-Umsetzer | | | | |
| Typ | 12 Bit SAR | | 12 Bit SAR | 12 Bit SAR |
| externe Kanäle | 8 | | 12 | 8 |
| Temperatursensor | Ja | | Ja | Ja |
| RF-Eigenschaften | | | | |
| 433 MHz-Band | | Ja | Ja | Ja |
| Eingangs-Empfindlichkeit | | -116 dBm @ 0.6 kBaud | -117 dBm 0.6 kBaud | -117 dBm @ 0.6 kBaud |
| Ausgangsleistung | | 12 dBm | 12 dBm | 12 dBm |
| Datenrate | | 0.6-600 kbps | 0.6-600 kbps | 0.6-600 kbps |
| Schnittstelle | | SPI | Memory-Mapped | Memory-Mapped |

Tabelle 3.7: Vergleich zwischen MSP430F25 und CC1101 gegenüber CC430FX137

4 Realisierung und Redesign

4.1 Zellsensor Klasse 3 Version v0.4

4.1.1 Auswahl der Bausteine

Die Entscheidung für grundlegende Design-Änderungen wurden im vorangegangenen Kapitel getroffen. Statt des Mikrocontrollers MSP430F235 und des Transceivers CC1101 wird ein CC430F5137 eingesetzt, der die Eigenschaften beider Bausteine kombiniert. Außerdem wird, entsprechend der Empfehlung aus [9], der AS3930 in einem kleineren Gehäuse verwendet. Tabelle 4.1 zeigt die für den Zellsensor Klasse 3 v0.4 verwendeten ICs.

Da der RF-Oszillator CTS-405C11A26M00000, der im alten Zellsensor verwendet wurde, nicht zeitnah lieferbar war, wurde auf den Q24FA20H00005 gewechselt, der ebenfalls die geforderten 26 MHz bereitstellt und dieselbe Genauigkeit von 10 ppm aufweist.

Als Pfostenstecker, der die Verbindung zum Erweiterungsmodul herstellen soll, wurde einer aus der gleichen Familie verwendet, der schon für das Programmier-Interface auf der Unterseite des Sensors zum Einsatz kommt.

Abbildung 4.1 auf der nächsten Seite zeigt ein Blockschaltbild des veränderten Zellsensors. Statt des Transceiver ist nun das Erweiterungsmodul über eine SPI Verbindung angebunden.

| Bauteil | Zellsensor Klasse 3 v0.3 | | Zellsensor Klasse 3 v0.4 | |
|---------------------|--------------------------|----------|--------------------------|------------|
| | Bezeichnung | Package | Bezeichnung | Package |
| Mikrocontroller | MSP430F235 | QFN-64 | CC430F5137 | QFN-48 |
| UHF Transceiver | CC1101 | QFN-20 | -entfällt- | -entfällt- |
| Spannungswandler | TPS61201 | DFN-10 | TPS61201 | DFN-10 |
| LF Wake-Up Receiver | AS3930 | TSSOP-16 | AS3930 | QFN-16 |
| Antennenumschalter | ADG918 | SOP-8 | ADG918 | SOP-8 |
| Temperatursensor | TMP102 | SOT563 | TMP102 | SOT563 |

Tabelle 4.1: Übersicht über die Hardwarekomponenten des Zellsensors v0.4 im Vergleich zum Zellsensor v0.3




Abbildung 4.1: Blockschaltbild des redesigned Zellsensors.

4.1.2 Schaltplan

Die erstellten Schaltpläne sind in Anhang C.1 abgebildet und außerdem auf dem beigefügten Datenträger zu finden.

Obwohl der CC430F5137 über eine Port-Map-Matrix verfügt, die es ermöglicht, jede beliebige Sonderfunktion und jeden logischen Port-Pin auf einen der 26 frei verfügbaren physikalischen Pins zu legen, wurden alle Sonderfunktionen an den physikalischen Pins belassen, mit denen sie nach einem Reset verbunden sind.

Alle weiteren Funktionen sind so auf die noch freien Pins verteilt worden, wie es dem Layout am dienlichsten war. Dadurch ergeben sich sehr deutliche Unterschiede zur Pinbelegung des alten Zellensensors. Dabei wurde darauf geachtet, dass nur die Ports 1 und 2 Interrupt fähige Eingänge besitzen, weshalb Signale die einen Interrupt auslösen sollen mit einem dieser Ports verbunden wurden.

Mit den in Abschnitt 3.4.3 auf Seite 96 besprochenen Drosseln zum vermindern des Einflusses langer Leitungen auf die Sende-/Empfangsleistung wurde die Versorgungsspannung +3V3 in fünf Abschnitte unterteilt. Ebenfalls wurde eine Drossel kurz vor den Enable-Eingang des DC/DC-Konverters gesetzt, da diese Leitung ebenfalls den halben Sensor umspannt. Durch diese Drossel sollen Fehlschaltungen des Konverters verhindert werden.

Es soll noch erwähnt werden, dass durch die Änderung des Packages am AS3930 die Signalleitung AS3930_CL_DAT, die in der bestehenden Software keine Verwendung findet, am neuen Package nicht mehr auf einen PIN geführt wird und daher entfällt.

4.1.3 Platinenlayout

Für eine Reihe von Komponenten wurde festgelegt, dass ihre Position auf dem neuen Zellensensor mit der auf dem alten identisch sein soll. Dazu zählen:

- Die **Schleifenantenne** mit einem Radius von 2.5 cm sollte unverändert bleiben, um die Sende- und Empfangseigenschaften möglichst wenig zu verändern.
- Der **Pol-Anschluss** im Zentrum des Senders, der einen Radius von 10 mm hat und eine Zentralbohrung mit dem Durchmesser 8.1 mm für eine M8-Schraube besitzt.
- Die **Anschlusskontakte** für den nicht mit dem zentralen Kontakt verbundenen Pol, um weiterhin frei wählen zu können, an welchen Zell-Pol der Sensor mechanisch angeschlossen wird.
- Die **Programmierschnittstelle** für den Nadel-Adapter, um den Nadel-Adapter nicht für den neuen Zellensensor anpassen zu müssen.




Abbildung 4.2: Maße der Platine für den Zellensensor Klasse 3 Version v0.4. Alle Angegeben Maße in mm. Die in blau dargestellten Pads für den JTAG-Nadeladapter befinden sich auf der Unterseite der Platine.

Zusätzlich werden noch zwei weitere Bohrungen für eine starre Verbindung zum Erweiterungsmodul vorgesehen. Diese sollen zusammen mit dem Pfostenstecker eine stabile Drei-Punkt-Verbindung zwischen Zellensensor und Erweiterungsmodul schaffen. Um den Platzbedarf gering zu halten, werden wie für die Anschlusskontakte 2.5 mm Bohrungen verwendet. Die Bohrungen werden an der dem Plus-Pol gegenüberliegenden Seite angeordnet, da der Stecker möglichst dicht an diesem platziert werden soll, um eine störungsarme Anbindung des ADC auf dem Erweiterungsmodul zu gewährleisten.

Abbildung 4.2 zeigt die genannten Komponenten zusammen mit den wichtigen Maßen.

Das fertige Layout ist im Anhang D in Abbildung D.1 dargestellt. Dabei wurde die Position des Mikrocontrollers im unteren rechten Bereich beibehalten, da hier der meiste Platz für die zahlreichen Leitungen vorhanden ist.

Es ist zu erkennen, dass die Anschlüsse der Antenne um 45° gegenüber des bisherigen Sensors verschoben wurde. Dies war deshalb notwendig, da durch den Wegfall des CC1101 der Weg zwischen Antennenumschalter und Mikrocontroller verkürzt werden musste. In diesem Bereich befindet sich nun die entzerrte RF-Schaltung aus Tiefpass und Balun, die in ihrem Aufbau der Schaltung aus dem Referenzdesign entspricht. Unterhalb dieser Signalfades liegt die einzige Massefläche des Sensors, die an ihren Enden auf kurzem Weg mit der Antennenmasse und der Masse des Mikrocontroller/Transceiver verbunden ist.

Die Pfostenleiste für den Anschluss des Erweiterungsmoduls befindet sich direkt neben dem positiven Anschlusspol, um eine Messung der Batteriespannung auf kurzem Wege zu ermöglichen.

4.2 Erweiterungsmodul v0.1 mit 24 Bit Δ - Σ -ADC

Beim Design des Erweiterungsmoduls mit dem ADS1291 wurde, wie schon beim Zellensensor, auf einen kurzen Weg der zu messenden Spannung zum Sensor gesetzt. Ansonsten wurde im wesentlichen das Referenzdesign des ADS1291 als Vorlage verwendet.

Anders als auf der Platine des Zellensensors ist auf dem Erweiterungsmodul viel freier Raum vorhanden, sodass alle relevanten Signale mit einem Testpunkt versehen werden konnten. Dabei ist vor allem der Testpunkt am Data-Ready Signal relevant. Dieses Signal zeigt an, wann der ADC fertige Daten besitzt. Das Signal wird nicht zum Mikrocontroller geführt, um den Stecker möglichst klein zu halten. Die Konversionszeit einer Messung ist deterministisch bestimmbar. Da die Konversion vom Mikrocontroller angestoßen werden soll, um die Synchronität mit dem Burst-Signal zu gewährleisten, kann daher auch ein Timer eingesetzt werden, um den Zeitpunkt der Datenabfrage zu bestimmen. Für den Test während der Inbetriebnahme kann mit Hilfe dieses Testpunktes die exakte Berechnung der Konversionsdauer geprüft werden.

4.2.1 Schaltplan

Abbildung 4.3 auf der nächsten Seite zeigt die Beschaltung des ADS1291. Die nicht genutzte Eingänge wurden beidseitig auf das Versorgungsspannungsniveau gelegt. Da der interne Taktgeber verwendet werden soll, wurde ebenfalls das Clk-Select Signal auf das HI Potential gelegt und der CLK-Pin offen gelassen. An diesem Pin könnte der interne Takt des ADS1291 abgerufen werden, es wurde darauf verzichtet diesen mit einem Testpunkt zu verbinden, um die Oszillatorschaltung nicht zu verstimmen.

Abbildung 4.4 auf Seite 109 zeigt neben den Signalen, die über einen Testpunkt verfügen, noch die elektrische und mechanische Anbindung des Zellensensors. Die elektrische Anbindung geschieht über eine Buchse für Pfosten-Stecker im 1.27 mm Raster. Sie stellt das Gegenstück zur Pfostenleiste auf dem Zellsensor dar und ist entsprechend verdrahtet. Als mechanische Verbindung wurden vier Bohrungen vorgesehen. Zwei davon liegen beim späteren Einbau exakt über den extra für diesen Zweck vorgesehenen Bohrungen auf dem Zellsensor. Die anderen beiden liegen über den Bohrungen in den Anschlusskontakten des Zellensensors. Sollte der Zellensensor mit dem zentralen Anschluss-Pol auf einer Zelle verschraubt sein, kann der nicht genutzte Anschlusskontakt ebenfalls für die mechanische Verbindung genutzt werden.

AD-Converter






Abbildung 4.3: Beschaltung des ADS1291.



(a) Testpunkte für die SPI-Schnittstelle, die Spannungsversorgung, die Messspannung und das Ausgangssignal der internen Verstärkerspannung



(b) Pfostenstecker

(c) Mechanische Verbindung

Abbildung 4.4: Peripherie auf des Erweiterungsmoduls.

4.2.2 Platinenlayout

Die Geometrie, der in Abbildung D.3 auf Seite 175 gezeigten Platine, wird maßgeblich von den vier aus dem Zellsensorlayout übernommenen mechanischen Anschlusspunkten bestimmt. Die ungewöhnliche fünfeckige Form wurde gewählt, um zehn Platinen des Erweiterungsmoduls auf das Format einer Eurokarte zu bekommen. Dadurch können bei der Fertigung Kosten eingespart werden.

Die Platzierung des ADS1291 auf dem Erweiterungsmodul ist so gewählt, dass erneut ein kurzer Weg der zu messenden Zellenspannung realisiert werden kann. Die übrige Leitungsführung erfolgt auf kurzem Weg und ist aufgrund des ausreichend vorhandenen Platzes unkritisch. Die gesamte Schaltung wurde mit einer Massfläche unterlegt, um den Einfluss von Störungen auf den ADC zu vermindern. Dieser ist deshalb anfälliger als der interne ADC des Mikrocontrollers, weil er deutlich kleiner Spannungsänderungen erfasst. Da sich die Massefläche deutlich innerhalb der Schleifenantennen-Geometrie auf dem Zellsensor befindet und außerdem noch oberhalb befindet, ist davon auszugehen, dass die Beeinflussung der Schleifenantenne vertretbar ist.

4.3 Softwareentwicklung

Da die verwendete Peripherie in weiten Teilen mit den bisherigen Sensoren übereinstimmt, können große Teile der Software wiederverwendet werden. Dabei ist es von Vorteil, dass die bestehende Software eine Strukturierung aufweist, die jedem Baustein der Peripherie, sowie verschiedenen logischen Einheiten des Mikrocontrollers, eine eigene Header-Datei und eine eigene C-Datei zuordnet. Innerhalb dieser Dateien sind die Funktionen definiert, mit denen der Mikrocontroller auf den Baustein Zugriff hat.

4.3.1 CC430

Die Tabellen E.1 und E.2 im Anhang E zeigen einen sogenannten Change-Log der Software. Darin sind alle Quellcode-Dateien des Zellsensor-Projektes und ihre jeweiligen Autoren aufgeführt. Bei Dateien, die nicht im Rahmen dieser Arbeit entstanden sind, wird erläutert, welche Änderungen für den neuen Zellsensor vorgenommen wurden. Innerhalb der Quellcode-Dateien sind alle Änderungen mit Datum und dem Kürzel des Autors dokumentiert.

Weil sich an der Peripherie nur wenige Änderungen ergeben haben, können diese Dateien weiter verwendet werden. Da die Pinbelegung beim CC430F5137 anders ist als beim MSP430F235, muss diese in der Software angepasst werden. Die bestehende Software ist in dieser Hinsicht generisch geschrieben, daher musste in den meisten Fällen nur die Header-Datei angepasst werden.

Neu angelegt wurde die Software zur Steuerung des Radio-Core innerhalb des CC430. Die Software, welche für den Transceiver CC430 erstellt wurde, basiert teilweise auf der Software des CC1101 von Sassano [9] und Durdaut [8]. Insbesondere wurde die funktionale Aufteilung identisch vorgenommen, d. h., dass z. B. die Funktionen inklusive ihrer Parameter der alten Software gleichen. Dadurch wurde sichergestellt, dass ein einfaches Einpflegen in den übrigen bestehenden Quellcode möglich ist. Innerhalb der Funktionen kommt es zu Abweichungen, die auf zwei Ursachen zurückzuführen sind. Zum einen ist es nicht mehr nötig, den Transceiver über das Serial Peripheral Interface (SPI) anzusprechen, da alle Register der RF-Hardware über die Memory-Map des Controllers ansprechbar sind. Dadurch sinkt der Quellcodeumfang und der Zeitbedarf der zur Laufzeit beim Konfigurieren und Auslesen nötig ist. Des Weiteren war es in der bisherigen Software der Fall, dass je nach Übertragungsart, d.h. Paketbetrieb oder Burst, die drei Daten-Ausgänge des CC1101 (GDO0-GDO2) jeweils unterschiedlich konfiguriert wurden, um auf verschiedene Ereignisse zu reagieren. Diese Ereignisse haben in der Hardware des CC430 eigene Interrupts, sodass es nicht mehr notwendig ist, hier neu zu konfigurieren.

Dadurch verbessert sich die Fehlersicherheit, da ein Signal nur noch eine einzige Bedeutung haben kann und nicht mehr unterschiedliche Ereignisse beschreibt. Außerdem steigt die Übersichtlichkeit des Quellcodes. Für die Realisierung der Kommunikation wurden Teile des Beispielcodes verwendet, den Texas Instruments für die CC430 Familie bereitstellt.

Für die Softwareentwicklung wurde die Entwicklungsumgebung Code-Composer-Studio von Texas Instruments verwendet. Da die Deklaration von ISR von der zuvor verwendeten Entwicklungsumgebung anders gehandhabt wird, mussten alle Interrupt-Service Routinen umgeschrieben werden.

4.3.2 ADS1291

Für den 24 Bit Δ - Σ -ADC ADS1291 musste umfangreiche Software erstellt werden. Diese ist im Anhang E in den Abschnitten E.3 und E.4 dargestellt. Die maximal mögliche Messfrequenz der Burst-Messung liegt derzeit bei 10kSPS, oder entsprechend $100\mu s$ Zeit, um einen Messwert zu erzeugen.

Der ADS1291 kann zwar mit bis zu 8kSPS Werte erzeugen, allerdings werden diese im sogenannten ‚Continuous-Mode‘, bei dem der ADC die Konversion kontinuierlich durchführt und das Vorhandensein eines Wertes über sein DataReady anzeigt, erzeugt.

Mit dieser Methode ist es nicht möglich, den genauen Startzeitpunkt der Messung festzulegen. Um den Startzeitpunkt festlegen zu können, muss der Sensor aus dem kontinuierlichen Messmodus herausgeholt und jede Messung explizit mit dem Kommando ‚Start‘ getriggert werden. Nach einem solchen Startkommando benötigt der ADC eine gewisse Anzahl Taktzyklen, bis die Filter eingeschwungen sind und die tatsächliche Konversion beginnen kann.

Timereinstellungen

In [9] wird für das Aufnehmen eines Spannungswertes mit dem internen 12 Bit AD-Wandler eine feste Aufnahmezeit von $92\mu s$ veranschlagt. Durch das Einschwingen der Filter beim ADS1291 sind die Aufnahmezeiten zum einen deutlich länger als die $92\mu s$ des internen 12 Bit ADC, zum anderen ergeben sich je nach eingestellter Samplerate unterschiedliche Aufnahmedauern.

Damit ist die in Abbildung 3.7 auf Seite 78 gezeigte Ausführungszeit der ISR nicht mehr konstant, sondern abhängig von der eingestellten Burstrate. Daher muss für jede Burstrate die Timereinstellung für das geschlossene Zeitfenster t_{OFF} separat bestimmt und eingestellt werden. Daraus ergibt sich das in Abbildung 4.5 auf der nächsten Seite dargestellte Bild.

Tabelle 4.2 auf Seite 115 zeigt die Anzahl der für das Einschwingen der Filter notwendigen Taktzyklen. Ein solcher Zyklus benötigt nach Datenblatt maximal $868\mu s$ [54]. Daraus lässt sich die Zeit berechnen, die der ADC benötigt, um einen Wert zu erzeugen. Zu dieser Zeit addieren sich noch $74\mu s$ für die ISR bevor das ‚Start‘-Kommando gesendet wird.

Diese Zeit muss für die jeweilige Burst-Frequenz von dem Wert abgezogen werden, der sich für das geschlossene Zeitfenster ergibt. so wird die in Abbildung 4.5 auf der nächsten Seite dargestellte Zeit t_{OFF} erhalten. Diese muss mittels eines Timers abgewartet werden, bis sich das Fenster für das nächste Burst-Signal wieder öffnen soll.




Abbildung 4.5: Berechnung der Timereinstellung für das Zeitfenster. Die Verzögerung durch die ISR ist in rot in Form des fortlaufenden Programm Counters (PC) dargestellt. Die Laufzeit der ISR ist abhängig von der eingestellten Samplerate, daher muss sie für jede Mögliche Einstellung im Vorfeld berechnet werden.

Für die maximal einstellbare Frequenz kommt zu dieser Zeit auch noch die halbe Breite des Zeitfensters hinzu, da das Fenster erst geöffnet werden darf, wenn die letzte Kalkulation abgeschlossen ist. Die halbe Fensterzeit beträgt momentan $200 \mu s$. In der genannten Tabelle wird daher auch diese Zeit und die daraus resultierende maximale Messrate gezeigt. Daraus resultiert, dass die synchronisierte Messung mit dem ADS1291 mit maximal 1150 Hz erfolgen kann.

Für höhere Frequenzen wurde daher die kontinuierliche Messmethode implementiert, die zwar die Werte mit der geforderten Geschwindigkeit liefert, aber bei der die Synchronität verloren geht.

Der Tabelle können wir außerdem entnehmen, dass die Abtastrate begrenzt werden muss, um die in der Konzeptionierung gestellten Anforderungen an die Spannungsauflösung zu erfüllen. Um das $10 \mu V$ Kriterium einzuhalten, war eine Auflösung von 17.9 Bit gefordert. Soll diese erreicht werden, so muss als Einstellung für den ADC 1 kSPS gewählt werden, was im synchronisierten Betrieb maximal eine Burstmessung mit 210 Hz ermöglicht. Eine synchronisierte Messung bei eingestellter Sample-rate von 2 kSPS ist mit bis zu 395 Hz möglich, wobei hier die gestellte Anforderung an die Auflösung nur leicht verletzt wird. Das schwächere Auflösungskriterium $100 \mu V$ kann für Burst-Messungen mit bis zu 704 Hz erfüllt werden.

| DR [2:0] | Sample-rate | Settling Cycles | Settling Time | einschließlich ISR-Time | Datenrate | ENOB |
|----------|-------------|-----------------|---------------|-------------------------|-----------|----------|
| 000 | 125 SPS | 4100 | 35,59 ms | 35,67 ms | 27 Hz | 20.1 Bit |
| 001 | 250 SPS | 2052 | 17,82 ms | 17,89 ms | 55 Hz | 19.6 Bit |
| 010 | 500 SPS | 1028 | 8,93 ms | 9,01 ms | 108 Hz | 19.1 Bit |
| 011 | 1 kSPS | 516 | 4,48 ms | 4,56 ms | 210 Hz | 18.5 Bit |
| 100 | 2 kSPS | 260 | 2,26 ms | 2,34 ms | 395 Hz | 17.4 Bit |
| 101 | 4 kSPS | 132 | 1146 us | 1220 us | 704 Hz | 14.9 Bit |
| 110 | 8 kSPS | 68 | 591 us | 665 us | 1157 Hz | 12.5 Bit |
| 111 | | - | - | - | - | - |

Tabelle 4.2: Maximale Konversionsrate und zugehörige rauschfreie Bits des ADS1291

Minimierung des Speicherbedarfs

In den bisherigen Sensoren wurde zum Speichern der 12 Bit Abtastwerte des internen ADC ein 2 Byte breiter Speicherbereich reserviert. Da der ADC auf dem Erweiterungsmodul 24 Bit liefert, kann nicht ohne weiteres die bisherige Speicheraufteilung verwendet werden. Da die Größe der Messwerte im Speicher bestimmt, wie viele Messwerte aufgenommen werden können, ist es sinnvoll zu überprüfen, ob der benötigte Speicherbedarf begrenzt werden kann.

Aus Gleichung (3.3) auf Seite 83 wissen wir, dass ca 18 Bit Auflösung für das Einhalten des 10 μV Kriteriums notwendig sind. Tabelle 4.2 zeigt uns, dass nur bei langsamen Messungen mehr als 20 Bit reele Auflösung erreicht werden. Daher wird beschlossen, dass es ausreichend ist, die aufgenommenen Messwerte mit einer Auflösung von 18 Bit zu speichern.

Da die Zellsensoren genutzt werden sollen, um Lithium-Eisenphosphat-Akkumulatorzellen zu vermessen, sind Spannungen unter 2.8 V am Eingang des ADC nicht zu erwarten, da dies die Entladeschluss-Spannung dieses Akkumulatortyps ist. Wir korrigieren deshalb den aufgenommenen Messwert um diese Spannung. Der ADS1291 hat eine interne Referenzspannung von 2.21 V. Durch den 2:1 Spannungsteiler vor der Messung wird aus den zu korrigierenden 2.8 V die halbe Spannung von 1.4 Volt und für den zu kompensierenden Offset gilt:

$$N_{\text{OFFSET}} = \frac{1/2 U_{\text{OFFSET}}}{U_{\text{REF}}} \cdot 2^{18} = 166064 = 0x288B0 \quad (4.1)$$

Dieser Wert wird vom Messwert abgezogen. Da 18 Bit noch 2 Bit zu viel sind, um sie direkt in den vorhandenen 2 Byte Speicher pro Messwert unterzubringen, soll betrachtet werden, was passiert, wenn diese Bits ignoriert werden. Dann stehen 2^{16} Werte zur Verfügung um den Spannungsbereich oberhalb der 2.8 V abzudecken. Für den damit erfassbaren Spannungshub ergibt sich:

$$\begin{aligned}2^{16} &= \frac{1/2 U_{Hub}}{U_{REF}} \cdot 2^{18} \\U_{Hub} &= \frac{2^{16}}{2^{18}} \cdot 2.42 \text{ V} \\&= 1.105 \text{ V}\end{aligned}$$

Werden also die ersten 2 Bit des auf 18 Bit reduzierten Messwertes ignoriert, kann der Spannungsbereich von 2.8 V bis 3.9 V gespeichert werden. Dies deckt den gesamten für die EIS interessanten Spannungsbereich ab, da eine Durchführung der Impedanzspektroskopie im Lade- oder Entladeschluss wenig Sinn ergibt. Für die Auswertung der aufgenommenen Spannungen muss der Offset wieder eingerechnet werden. Sollten dennoch Spannungen außerhalb des angegebenen Bereiches auftreten, kommt es zu einem Über- oder Unterlauf.

5 Erprobung des Testsystems

In diesem Kapitel wird der neue Zellsensor vorgestellt und die synchronisierte Messung von Strom und Spannung mit dem System aus dem neuen Zellsensor und der Basisstation aus [35] getestet. Anschließend wird eine beispielhafte Impedanzspektroskopie an einer Testimpedanz mit bekannten Eigenschaften vorgenommen. Abschließend erfolgt die Vermessung der Impedanz einer realen $LiFePO_4$ -Zelle mit den Möglichkeiten des neuen Zellsensors.

5.1 Zellsensor Klasse 3 Version v0.4

Abbildung 5.1 auf der nächsten Seite zeigt den bestückten Zellsensor v0.4. Links in der Nähe des positiven Anschlusskontaktes befindet sich die Pfostenleiste zum Aufstecken des Erweiterungsmoduls. Für die mechanische Absicherung des Erweiterungsmoduls befinden sich Bohrungen am oberen Ende des Sensors und unterhalb des Antennenumschalters. Außerdem relevant ist der neue Mikrocontroller CC430F5137 zusammen mit dem RF-Signalpfad, der die benötigten Elemente wie gefordert in einer Linie mit kurzen Wegen anordnet. Des Weiteren ist zu erkennen, dass generell auf mehr Abstand zwischen Schleifenantenne und Bauelementen geachtet wurde.




Abbildung 5.1: Bestückte Zellsensorplatine / Vorderseite

5.1.1 Korrektur von Designfehlern

Während der Inbetriebnahme wurden zwei Fehler im Design festgestellt. Beide konnte durch den Einsatz von Fädeldraht behoben werden. Für zukünftig zu fertigende Zellsensoren v0.4, wurde das in Abschnitt C.2 auf Seite 168 gezeigte Design und das in Abbildung D.2 auf Seite 174 gezeigte Layout vorbereitet, das diese Probleme nicht mehr aufweist. Im Folgenden werden die beiden Designfehler kurz vorgestellt.

JTAG_TEST Der in ZS k3 v0.3 verwendete Controller MSP430F235 nutzte zum Programmieren und Debuggen eine 4-Wire JTAG Verbindung. Die zusätzlich für Spy-by-Wire und andere Nutzungsmöglichkeiten zur Verfügung gestellten Signale RST/NMI und JTAG_TEST wurden zum Programmieradapter geführt, ohne in Nutzung zu sein. Beim Design des ZS k3 v0.4 wurde dabei übersehen, dass der CC430F5137 eine Shared-JTAG Schnittstelle besitzt, die vom Programmiergerät über den dedizierten JTAG_TEST/SBWCLK Pin konfiguriert wird. Hier wurde beim Design das JTAG_TEST Signal mit einem beliebigen GPIO-Pin verbunden, wie es auch im Vorgänger der Fall war. Dadurch kann der Programmieradapter MSP-FET430UIF nicht ohne Weiteres auf den Controller zugreifen. Um mit den gefertigten Platinen dennoch arbeiten zu können, wurde ein Fädeldraht vom dedizierten JTAG_TEST Pin zur Schnittstelle gezogen.

GDO0 Bei den Zellsensoren, welche den dedizierten CC1101 als Transceiver benutzen, werden alle Interrupts dem Mikrocontroller über zwei Interrupt-Leitungen signalisiert. Dabei ist die Bedeutung des jeweiligen Interrupt-Signals abhängig von der Konfiguration des CC1101 und wird für die verschiedenen Betriebsmodi umgestellt. Der Radio-Core des CC430 hat die Möglichkeit, beim Erkennen bestimmter Ereignisse, direkt auf den Interrupt-Controller des CC430 zuzugreifen und diese zu signalisieren. Dies wird so in der aktuellen Software z. B. genutzt, um den vollständigen Empfang oder Versand einer Nachricht zu signalisieren. Während der Konzeptionierung wurde davon ausgegangen, dass die Interrupts, die im asynchronen Modus die fallende Flanke des Burst-Signal anzeigen, ebenfalls an den Interrupt-Controller des CC430 geleitet werden können. Es zeigt sich, dass dies zwar möglich ist, dafür aber ein Umweg über die Timer Interrupts genommen werden muss. Das bedeutet, das 'Generell Data OUT' (GDO) des Radio-Core signalisiert dem Timer den Start der Zählung, der bei einer eingestellten Zähldauer von Null sofort den Timer-Interrupt auslöst. Innerhalb der Interrupt-Service-Routine muss dann in Software unterschieden werden, ob es sich um einen Radio-Core Interrupt oder einen Timer Interrupt gehandelt hat.

Da für dieses Vorgehen ein Timer umprogrammiert werden muss, kann er in dieser Zeit nicht anderweitig verwendet werden. Daher wurde entschieden stattdessen das GDO0-Signal des Radio-Core auf einem Pin auszugeben und mit einem anderen interruptfähigen Pin wieder einzulesen. Zwar war der Pin 1.0, dem das GDO0 Signal standardmäßig zugeordnet ist, zufällig nicht mit einer anderen Funktion versehen, allerdings waren beide benachbarten PINs belegt, sodass es einen gewissen Aufwand erfordert hätte, eine Verbindung zu einem interruptfähigen Eingang herzustellen. Stattdessen wurde die Port-Map-Matrix des CC430 genutzt, um das GDO0 Signal auf den Pin 2.7 zu legen, der bis dahin für den einzigen Testpoint der Sensorplatine verwendet wurde. Der direkt danebenliegende Pin 2.6 wurde dann als Interrupt-Eingang genutzt, der nun signalisiert, das im asynchronen Modus während der Burstmessung eine fallende Flanke detektiert wurde. Der Quellcode zum Einstellen der PortMap ist im Listing 5.1 gezeigt.

```
1 PMAPPWD = 0x02D52; // Get write-access to port mapping regs
2 CC430_GDO2_OUT_PMAP = PM_RFGDO2; // Connect GDO0 with P2.7
3 PMAPPWD = 0; // Lock port mapping registers
4 CC430_GDO2_OUT_PxDIR |= CC430_GDO2_OUT_PIN; // P2.7 output
5 CC430_GDO2_OUT_PxSEL |= CC430_GDO2_OUT_PIN; // P2.7 Select special function
6 CC43_BURST_SIG_DIR_IN; // P2.6 as inut
7 CC430_BURST_SIG_IRQ_FALLING_EDGE; // P2.6 Hi/Lo edge
8 CC430_BURST_SIG_IRQ_DISABLE; // Disable until window opening
9 CC430_BURST_SIG_CLEAR_IRQ;
```

Listing 5.1: Einstellen der Port-Map-Matrix und Konfiguration der Interrupts für die asynchrone Burst-Detektion




Abbildung 5.2: Anpassnetzwerk zwischen Schleifenantenne und Antennenumschalter.

5.1.2 Impedanzanpassung der Schleifenantenne

Um das Netzwerk für die Anpassung der Schleifenantenne auf $50\ \Omega$ zu bestimmen, wurde ein vollständig bestückter Zellensensor verwendet, um den Einfluss aller Elemente berücksichtigen zu können. Für die Messung der Parameter konnte auf die Unterstützung von Herrn B. Eng. Nico Sassano zurückgegriffen werden, der eine derartige Messung bereits für seinen eigenen Zellensensor durchgeführt hatte und daher Erfahrung und den Zugang zu entsprechendem Messequipment besaß. Daher soll an dieser Stelle nur auf die von ihm ermittelten Parameter zur Antennenanpassung verwiesen werden, die in [Abbildung 5.2](#) dargestellt sind.

5.1.3 Allgemeiner Funktionstest

Der Funktionstest für den neuen Zellensensor orientiert sich an dem Funktionstest der letzten Generation aus [9]. Allerdings war es nicht möglich, den Wake-Up des Chips zu testen, da die neue Basisstation die dafür notwendige Funktion noch nicht besitzt. Der Funktionstest umfasst deshalb die folgenden Punkte:

- Sicherstellen der packetorientierten Funk-Kommunikation
- Konfiguration des Zellensensors durch das Batteriesteuergerät
- Abruf einer einzelnen Spannung
- Abruf eines Spannungs- und Temperaturwerts (TMP102)
- Abruf der Temperatur (TMP102)
- Abruf der Temperatur (MSP430)
- Burstmessung
- Burstdaten abrufen

5.2 Erweiterungsmodul v0.1





Abbildung 5.3: Oberseite des bestückten Erweiterungsmoduls.


Abbildung 5.3 zeigt die Oberseite des fertigen Erweiterungsmoduls. Die Fertigung kann aufgrund der gewählten Gehäuseform auch manuell erfolgen. Abbildung 5.4 auf der nächsten Seite zeigt die Kombination aus Zellsensor und Erweiterungsmodul.

Der Funktionstest des Erweiterungsmoduls umfasst die folgenden Punkte:

- Prüfen der Kommunikation über SPI durch schreiben und rücklesen der Konfiguration.
- Spannungsmessung bei allen Sampleraten



(a) Draufsicht



(b) Seitenansicht

Abbildung 5.4: Zellsensor mit aufgestecktem Erweiterungsmodul.




Abbildung 5.5: Periodische Störung der Zellenspannung durch den DC/DC-Schaltregler TPS61201. Um die Störung besser erkennen zu können, ist nur der Wechselanteil dargestellt. Die Zellenspannung beträgt 3.3 V.

5.2.1 Einfluss des DC/DC-Wandlers

Für die Versorgung des Zellensensors kommt mit dem TPS61201, wie in den bisherigen Versionen auch, ein Schaltregler zum Einsatz. Dieser koppelt periodische Störungen in seine Energiequelle ein. In unserem Fall ist das die zu messende Zellenspannung. [Abbildung 5.5](#) zeigt, dass diese Störungen etwa mit einer Periodendauer von etwa $10 \mu s$ auftreten. In [9] wurde dieses Problem gelöst, indem der Spannungswandler vor der Messung kurzzeitig ausgeschaltet wird, sodass sich die Spannung beruhigt. Dadurch fällt die Versorgungsspannung langsam ab und stabilisiert sich erst wieder, wenn der Spannungsregler ausreichend lange eingeschaltet ist. Dadurch ist die Messfrequenz begrenzt, bis zu der dieses Verfahren möglich ist.

Im Fall einer Spannungsmessung mit dem Erweiterungsmodul ist dieses Verfahren nicht anwendbar, da der Δ - Σ -ADC seine Auflösung durch Überabtastung über einen großen Zeitraum gewinnt. Würde der Spannungswandler über den gesamten Zeitraum abgeschaltet bleiben, so würde die Versorgungsspannung derart weit abfallen, dass der Zellensensor sich abschalten würde. Daher ist es notwendig, den Spannungswandler während der Messung eingeschaltet zu lassen. Allerdings ergeben sich daraus nicht die zu erwartenden Probleme. Wie oben genannt tritt die Störung periodisch auf. Die Periodendauer ist abhängig von der durch den DC/DC-Wandler versorgten Last und bewegt sich, bei durchgeführten Messungen, zwischen $5 \mu s$ und $50 \mu s$. Der Einfluss wird dementsprechend im Spektrum durch Störungen bei etwa 20 kHz bis 200 kHz repräsentiert. Da die Abtastrate des Quantisierers bei 500 kHz liegt, wird das Nyquist-Kriterium nicht verletzt. Durch die Tiefpassfilterung bei der Dezimierung wird der Einfluss der Störung unterdrückt. Daraus folgt, dass die Störung




Abbildung 5.6: Einfluss des DC/DC-Wandlers auf das Messergebnis des 24 Bit-ADCs. Links das gemessene Ergebnis bei einer Abtastrate von 200Hz, rechts bei einer Abtastrate von 700 Hz. Um das Ergebnis besser mit der Oszilloskopmessung vergleichen zu können ist in der oberen Reihe dieselbe y-Achsenkalierung gewählt. Der angegebene SNR bezieht sich auf die Ruhespannung. Bezogen auf die für die EIS zu messenden Spannungsamplituden ergibt sich ein deutlich kleinerer SNR.

bei großen Dezimierungsraten weniger Einfluss hat als bei niedrigen Dezimierungsraten. Abbildung 5.6 zeigt das Ergebnis einer Burst-Messung einer stabilen Zellenspannung bei zwei unterschiedlichen Burst-Frequenzen. Es zeigt sich, dass eine ausreichende Unterdrückung der DC/DC-Wandler Störung erreicht wird, auch ohne das dieser abgeschaltet werden müsste.

5.2.2 Synchronisierte Messung phasenverschobener Sinussignale

Um die Synchronisierung der Messung mehrerer Zellsensoren mittels Burst-Signal zu überprüfen, wurden mit einem Funktionsgenerator zwei phasenverschobene Sinus-Signale erzeugt. Um die Verhältnisse während einer Messung für die Elektrochemische Impedanz-Spektroskopie nachzubilden, wurden dabei Signale mit einem Offset von etwa 3.3 V und einer Wechselspannungsamplitude von etwa 10 mV verwendet. Da der Funktionsgenerator nicht in der Lage war, die von den Zellsensoren benötigte Leistung von etwa 15 mA bei 3.3 V zu liefern, mussten beide Signale durch einen Operationsverstärker gestützt werden. Dabei kamen zwei 'Bipolar Power Amplifier' von KEPCO zum Einsatz. Diese Art des Leistungs-Operationsverstärkers kann positive und negative Ausgangsspannungen im Bereich von ± 60 V liefern und sowohl als Stromquelle, wie auch als Stromsenke im Bereich mehrerer Ampere arbeiten. Diese Leistungsdaten sind für die gestellte Aufgabe überdimensioniert. Allerdings werden sie für spätere Messungen benötigt und standen daher zur Verfügung. Die Operationsverstärker werden als Spannungsfolger betrieben, sodass die Zellsensoren aus der auf diese Weise simulierten Zellenspannung versorgt werden können.

Es war nicht möglich, die Operationsverstärker so einzustellen, dass sie eine identische Verstärkung und Phasendrehung der beiden Signale verursachen. Dadurch entstehen am Ausgang der Verstärker nicht die im Funktionsgenerator eingestellten Signale. Daher wurden die am Funktionsgenerator eingestellte Phase so lange verändert, bis auf einem Oszilloskop beide Sinusschwingungen einen Phasenunterschied von 45° aufwiesen. Diese Spannungsverläufe wurden dann mit zwei Zellsensoren und Erweiterungsmodulen vermessen.

Dazu wurden über des Batteriesteuergerätes an beide Sensoren mittels Broadcast das Burst-Signal gesendet und anschließend nacheinander die Daten über die RS-232 Schnittstelle des Batteriesteuergerätes an einen PC gesendet. Hier wurden sie in eine Datei kopiert, um mit einem Skript ausgewertet werden zu können. Das Skript befindet sich auf der beiliegenden CD.

Die Abtastrate bei der in Abbildung 5.7 auf der nächsten Seite gezeigten Messung betrug 200 Hz und beide Sinusschwingungen wiesen eine Frequenz von 1 Hz auf. Damit ergibt sich die Phasenauflösung zu $360^\circ/200 = 1.8^\circ$. Im auswertenden Skript wird mittels des in Abschnitt 2.2.2 auf Seite 55 beschriebenen Goertzel-Algorithmus die Wechselspannungsamplitude und die Phasenlage der Signale bei der vorgegebenen Frequenz berechnet. Daraus lässt sich der Wechselspannungsverlauf beider Signale rekonstruieren. Die Rekonstruktion ist ebenfalls in der Abbildung zu sehen. Durch Dividieren der beiden komplexen Ausgangswerte des Goertzel-Algorithmus erhält man eine komplexe Zahl, die das Verhältnis der beiden Signale zueinander repräsentiert. Nutzt man zur Darstellung dieser Zahl die Form nach Betrag und Phase, so liefert die Phase das Ergebnis -45.2° .




Abbildung 5.7: Gemessene Sinusschwingungen mit rekonstruierten Signalen aus dem Goertzel-Algorithmus. Zu beachten ist, dass hier nur der Wechselanteil mit einer Amplitude von etwa 10 mV dargestellt ist. Das gemessenen Signale beinhalten auch den vollständigen DC-Offset von ca. 3.3 V. Die Phasendifferenz der beiden Signale wird zu -45.2° bestimmt.

Durch diese Messung konnten sichergestellt werden, dass folgende Anforderungen erfüllt sind.

- Es ist möglich mit dem Zellensensor Klasse 3 Version v0.4 und dem Erweiterungsmodul Wechsellspannungsamplituden im Bereich weniger mV mit großen Offsetspannung zu erfassen.
- Der Signalverlauf kann rekonstruiert werden, auch wenn zur Reduzierung des Speicherbedarf ein fester Offset abgezogen wurde.
- Die mit dem Zellensensor aufgenommenen Spannungsverläufe zeigen die erwartete Frequenz.
- Der Goertzel-Algorithmus ist geeignet, Wechsellspannungsamplitude und Phasenlage eines sinusförmigen Signals bei einer vorgegeben Frequenz zu ermitteln.
- Aus zwei Phasenlagen lässt sich die Phasendifferenz ermitteln.

5.3 Impedanzsoektroskopie an Testimpedanz

Die Ermittlung eines Impedanzverlaufes entspricht der im letzten Abschnitt durchgeführten Messung, durchgeführt bei verschiedenen EIS-Frequenzen. Dabei muss die Abtastrate an die jeweils eingespeiste EIS-Frequenz angepasst werden, um auf der einen Seite eine ausreichende Phasenauflösung zu erreichen, auf der anderen Seite eine gute Rauschunterdrückung durch Oversampling im Δ -Sigma-ADC zu erreichen. Im Abschnitt 4.3.2 auf Seite 113 wurde gezeigt, dass maximal eine Abtastrate von 395 Hz zu realisieren ist, wenn die Spannungsauflösung von $10 \mu V$ eingehalten werden soll. Das Batteriesteuergerät staffelt die Auswahl der Messfrequenzen in 50 Hz Schritten, sodass sich die maximal nutzbare Frequenz auf 350 Hz reduziert. Die geforderte Phasenauflösung von 10° erfordert mindestens 36 Abtastwerte pro Periode des Eingangssignals, sodass sich mit der nutzbaren Abtastrate nur EIS-Messungen bis etwa 10 Hz realisieren lassen.

5.3.1 Strommessung

Für eine EIS muss bei galvanostatischer Anregung neben der Spannungsantwort der Zellen auch die Stromanregung vermessen werden. Wird der Strom durch das Batteriesteuergerät gemessen, so muss beachtet werden, dass die Übertragung des Burst-Signals vom Steuergerät zu den Zellensensoren und die Verarbeitung des Signals einen gewissen Zeitversatz bedeuten. Dieser muss ausgeglichen werden, um die Synchronität von Spannungs- und Strommessung sicherzustellen.

Aus Zeitgründen wurde auf eine Berechnung der Ausgleichszeiten verzichtet, da diese sich für jedes Dezimierungsverhältnis ändert. Stattdessen wurde beschlossen, für die Strommessung einen der Zellensensoren umzubauen, indem der DC/DC-Wandler entfernt wird. Stattdessen wurde dieser Sensor über den 3.3 V Anschluss der JTAG-Schnittstelle versorgt. Dadurch kann der Sensor die Spannung an seinen Anschlusskontakten vermessen, ohne aus diesen gespeist zu werden. An der Software wurden geringe Änderungen vorgenommen, da die Ströme aufgrund der deutlich größeren Amplituden nicht mit 18 Bit Auflösung vermessen werden müssen. Stattdessen werden hier lediglich die oberen 16 Bit der 24 Bit Messung des ADC gespeichert. Die Messung des Stroms erfolgt als Messung des Spannungsabfalls über einen Shunt-Widerstand.

5.3.2 Aufbau der Testimpedanz

Kommerzielle Impedanz-Spektrographen verfügen für Funktionstest und Kalibrierung über Testimpedanzen mit bekanntem Frequenz-Impedanz-Verlauf. Die verfügbaren Testimpedanzen zeigen jedoch, in dem mit der aktuellen Ausbaustufe des Zellsensors erfassbaren Frequenzbereich, kein deutliches Verhalten, da sie eher im Bereich mehrerer Hz bis einigen kHz arbeiten.

Daher wurde die in Abbildung 5.8 auf der nächsten Seite gezeigte Testimpedanz entworfen und gefertigt. Diese zeigt einen halbkreisförmigen Verlauf, der zwischen 100 mHz und 25 Hz fast vollständig abgeschlossen ist. Daher wird beschlossen eine Messung bis 25 Hz durchzuführen, obwohl dabei die geforderte Phasenauflösung verletzt wird. Die unterste messbare Frequenz ergibt sich aus der Kombination der maximal speicherbaren 1900 Messwerte in einem Zellsensor und der langsamsten Burst-Frequenz von 100 Hz. Damit kann eine Messung maximal 19 Sekunden lang dauern, sodass bei einer EIS-Frequenz von 100 mHz nur noch knapp zwei Perioden der eingespeisten Spannung gemessen werden können.


5.3.3 Anregung

Die Anregung der Testimpedanz soll über einen Strom erfolgen, der durch einen Shunt-Widerstand gemessen wird. Der Schaltplan der Testimpedanz zeigt, dass die Kapazität von den drei niederohmigen Widerständen am Eingang durch zwei $47\ \Omega$ Widerstände getrennt ist. Für eine Anregung mit Gleichstrom stellt die Kapazität einen Leerlauf dar, sodass sich der Folgende aus Richtung der Stromanregung gesehene Widerstand ergibt:


$$\begin{aligned} R_{DC} &= R_1 || R_2 || R_3 \\ &= 1.2\ \Omega || 1.85\ \Omega || 1.1\ \Omega \\ &\approx 0.438\ \Omega \end{aligned}$$

Mit steigender Frequenz verändert sich der Einfluss der Kapazität vom Leerlauf zum Kurzschluss. Für hohe Frequenzen ergibt sich eine Parallelschaltung der beiden $47\ \Omega$ Widerstände, sodass dann gilt:

$$\begin{aligned} R_{f \rightarrow \infty} &= R_1 || R_2 || R_3 || (R_4 + R_5) \\ &= 1.2\ \Omega || 1.85\ \Omega || 1.1\ \Omega || 92\ \Omega \\ &\approx 0.436\ \Omega \end{aligned}$$



(a) Schaltplan der Testimpedanz



(b) Bode-Diagramm des Impedanzverlaufes der Testimpedanz

Abbildung 5.8: Schaltplan und Bode-Diagramm der Testimpedanz mit deutlichen Änderungen im messbaren Frequenzintervall.

Aus Sicht des Anregungssignals findet also nur eine geringe Änderung des Impedanzbeitrages über den gesamten Frequenzbereich statt. Daher kann die Stromanregung mit einer Spannungsquelle erfolgen. Diese speist eine Wechselspannung im Bereich von 0 V bis 1 V in die Reihenschaltung aus $100\text{ m}\Omega$ Shunt-Widerstand und $438\text{ m}\Omega$ Testimpedanz ein, sodass sich ein sinusförmiger Stromfluss von ca. 2 A einstellt.

Die benötigte Spannung wird vom Funktionsgenerator erzeugt. Der Kepco 'BOP' dient erneut als Spannungsfolger, wobei jetzt seine Fähigkeit, Ströme im Amperebereich erzeugen zu können, genutzt wird.

5.3.4 Messergebnis

Innerhalb des ermittelten Frequenzbereiches von 100 mHz bis 25 Hz wurden fünf Messwerte pro Frequenzdekade aufgenommen. Für jeden Frequenzpunkt wurden fünf Messungen durchgeführt und über die daraus berechneten Impedanzen gemittelt.

Abbildung 5.9 auf der nächsten Seite zeigt ein Nyquist-Diagramm mit drei Bestandteilen. Zum einen ist eine Kurve abgebildet, die den simulierten Verlauf der Impedanz darstellt. Auf dieser Kurve sind die Impedanzen mit einem Kreis markiert, die zu den gemessenen Frequenzen gehören. Dies ist notwendig, da ein Nyquist-Diagramm ansonsten keine Informationen über die zugehörige Frequenz zu den dargestellten Punkten enthält. Farbig markiert ist jeweils der Mittelwert der fünf Messungen pro Frequenz. Es ist eine leichte Verschiebung der gemessenen Kurve hin zu größeren Realteilen und kleineren Imaginärteilen zu erkennen. Allerdings ist die Abweichung bezogen auf den Absolutwert gering. Außerdem ist zu erkennen, dass die verschiedenen Frequenzen unterschiedlich stark in ihrer Lage auf der Kurve variieren. Durch leichte Variation der Simulationsparameter erkennt man, dass der Verlauf der Kurve als solches sich kaum ändert, jedoch die Lage der einzelnen Frequenzpunkte auf der Kurve. Daher ist davon auszugehen, dass die Abweichung durch die Verwendung realer Bauteile zustande kommt, die leicht von den simulierten Bauteilwerten abweichen. Insgesamt kann festgestellt werden, dass die simulierte Kurve ausreichend gut durch Messung ermittelt werden konnte.

Im letzten Abschnitt wurde lediglich die korrekte Ermittlung der Phasendifferenz zweier manuell erzeugter Spannungen ermittelt. Diese Messung zeigt, dass durch eine Stromanregung an einer Impedanz eine Spannungsantwort erzeugt und gemessen werden kann. Mit dieser und der ebenfalls gemessenen Stromanregung konnte eine Ermittlung des Impedanzverlaufes über verschiedene Anregungsfrequenzen erfolgen, die sich ausreichend gut mit der Simulation deckt.

Es ist also möglich mit dem entwickelten System aus Zellensensor und Erweiterungsmodul eine Impedanzspektroskopie durchzuführen.




Abbildung 5.9: Vergleich zwischen simuliertem und gemessenem Impedanzverlauf der Testimpedanz in Nyquist-Darstellung.

5.4 Beispielhafte Elektrochemische Impedanzspektroskopie einer Zelle

In Abschnitt 5.2.2 wurde gezeigt, dass der Zellsensor in der Lage ist, kleine Wechselspannungen bei großem Offset synchron und phasenrichtig zu erfassen. In Abschnitt 5.3 wurde auf die geringe Signalamplitude verzichtet und eine Impedanzspektroskopie an einer Testimpedanz erfolgreich durchgeführt. In diesem Abschnitt sollen nun beide Anforderungen kombiniert werden, um eine Elektrochemische Impedanzspektroskopie an einer Lithium-Eisenphosphat Zelle durchzuführen. Dazu wird eine LiFePO₄ Zelle der Firma A123-Systems mit der Nennkapazität 2.3 Ah verwendet. Der Impedanzverlauf solcher Zellen ist in [18] für eine neue Batterie vermessen worden, sodass diese Messwerte zum Vergleich herangezogen werden können. Die Strommessung erfolgt erneut mit dem umgebauten Zellsensor über einen Shunt-Widerstand. Dafür wurde aufgrund der zu erwartenden Ströme der 1 Ω Widerstand aus [6] verwendet, der bis zu 200 W Leistung abführen kann.

5.4.1 Anregung

Der verwendete ‚Bipolar Operational Power Supply Amplifier‘ der Firma Kepco lässt sich in allen vier Quadranten betreiben, d.h. er kann sowohl als Quelle für Strom und Spannung als auch als Senke für beides genutzt werden (vgl. [6]). Für den Betrieb als Stromsenke gilt die in Abbildung 5.10 gezeigte Grenze für den Strom der maximal aufgenommen werden kann. Aus diesen Informationen ergibt sich für den maximalen Strom bei Verwendung einer einzelnen $LiFePO_4$ -Zelle mit der maximalen Ruhespannung 3.6 V:

$$\begin{aligned}
 I_{Cell} &= \frac{I_{Min} - I_{Max}}{U_{Max} - U_{Min}} \cdot U_{Cell} + I_{Max} \\
 &= \frac{-1.7A - -5}{36V - 0V} \cdot U_{Cell} - 5A \\
 &= 0.0917\Omega^{-1} \cdot 3.6V - 5A \\
 &\approx -4.7A
 \end{aligned}$$

Die zu erwartenden Impedanzen liegen im Frequenzbereich, der mit dem Zellsensor gemessen werden kann, oberhalb von $10\text{ m}\Omega$, sodass mit diesem Strom Spannungsabfälle im niedrigen mV Bereich erzeugt werden können.




Abbildung 5.10: Maximale Stromaufnahme des BOP Amplifiers im Betrieb als Stromsenke.

5.4.2 Bestimmung der möglichen Wiederholungen je Frequenz

Durch Testmessungen wurde festgestellt, dass zur Erzeugung einer Wechselspannungsamplitude von 5 mV ein Wechselstrom von ca. 100 mA notwendig ist. Das deutet auf einen deutlich größeren Innenwiderstand als den erwarteten hin. Daher wurde die Messung mit einem Wechselstromanteil 100 mA bei einem Gleichstrom-Offset von 400 mA durchgeführt. Damit ist die Bedingung erfüllt, dass der Gleichstrom zum Einstellen des Arbeitspunktes deutlich größer sein soll als der Wechselstromanteil. Auf der anderen Seite wird der gesamte Entladungsstrom nicht zu groß. Der Effektivwert liegt bei $U_{eff} = 400 \text{ mA} + 100 \text{ mA}/\sqrt{2} \approx 471 \text{ mA}$.

Während der Impedanzspektroskopie soll der SoC des Prüflings um nicht mehr als 10 % schwanken, weshalb bei der verwendeten Zelle mit 2.3 Ah eine Entladung von 230 mAh zulässig ist. Damit bleiben beim gegebenen Entladestrom ca. 30 Minuten um die Messung durchzuführen.

Die Dauer einer einzelnen Messung hängt von der Abtastrate der Messung und den aufzunehmenden Messpunkten ab. Die aktuelle Version des Batteriesteuergerätes erlaubt nur begrenzt langsame Messungen. 100 SPS ist die niedrigste derzeit wählbare Frequenz. Um die Messung bei einer Anregung mit 100 mHz durchzuführen, wird mit 100 SPS abgetastet, obwohl dies nicht notwendig wäre. Daraus resultiert, dass nach der Messung die vollen 1900 zur Verfügung stehenden Bytes an den Messwertspeicher übertragen werden müssen, obwohl jeder 20te Wert vollkommen ausreichen würde.

Die Übertragung der Messdaten erfolgt in Frames zu je 25 Messwerten. Es werden etwa zehn Messwert-Frames pro Sekunde vom Zellensensor über das Batteriesteuergerät an den PC gesendet. Ein solcher Frame geht mit einer gewissen Wahrscheinlichkeit, die hier mit 1 % angenommen werden soll, verloren. In einem solchen Fall gibt das Batteriesteuergerät eine Meldung aus und arbeitet weiter. Es besteht keine Möglichkeit den verlorenen Frame gezielt anzufordern, sodass der gesamte Datensatz erneut angefordert werden muss. Daraus resultiert, dass die Messungen für die besonders viele Messpunkte aufgenommen wurden doppelt kritisch sind. Mit der Anzahl der zu übertragende Frames steigt zum einen die Wahrscheinlichkeit, dass der gesamte Datensatz erneut angefordert werden muss exponentiell, zum anderen ist die Dauer der Datenübertragung erhöht. Um zu bestimmen wie viele Messwerte bei der gegebenen Zeit von 30 Minuten aufgenommen werden können, wurde ein Skript erstellt, das die genannten Zeiten berücksichtigt. Außerdem wird pro Messung noch eine Zeit von 2 Sekunden für die manuelle Eingabe der Befehle und das Speichern der gesendeten Ergebnisse kalkuliert. Tabelle 5.1 auf der nächsten Seite gibt für die zuvor genannten Werte das Ergebnis des Skripts an. Es werden jeweils 173 Sekunden für einen Durchlauf über alle Messfrequenzen benötigt, sodass 5 Wiederholungen je EIS-Frequenz möglich sind, wenn sowohl Strom als auch Spannung von je einem Zellensensor gemessen werden sollen.

| f_{EIS} in Hz | f_{Abtast} in Hz | Anzahl der Messwerte | $P_{Retransmission}$ | Messdauer in s | Paketdauer in s | Gesamtdauer in s |
|-----------------------------------|-----------------------|-------------------------|----------------------|-------------------|--------------------|---------------------|
| 0,15 | 100 | 1900 | 2,13 | 19,15 | 16,19 | 37,34 |
| 0,25 | 100 | 1900 | 2,13 | 19,15 | 16,19 | 37,34 |
| 0,4 | 100 | 1500 | 1,82 | 15,15 | 10,90 | 28,05 |
| 0,63 | 200 | 1500 | 1,82 | 7,65 | 10,90 | 20,55 |
| 1 | 200 | 1000 | 1,49 | 5,15 | 5,96 | 13,11 |
| 1,58 | 200 | 650 | 1,30 | 3,40 | 3,37 | 8,77 |
| 2,51 | 350 | 700 | 1,32 | 2,15 | 3,70 | 7,85 |
| 3,9 | 350 | 450 | 1,20 | 1,44 | 2,15 | 5,59 |
| 6,3 | 350 | 300 | 1,13 | 1,01 | 1,35 | 4,36 |
| 10 | 350 | 200 | 1,08 | 0,72 | 0,87 | 3,59 |
| 15,8 | 350 | 150 | 1,06 | 0,58 | 0,64 | 3,22 |
| 25 | 350 | 100 | 1,04 | 0,44 | 0,42 | 2,85 |
| Gesamtdauer für eine Wiederholung | | | | | | 172,61 |

Tabelle 5.1: Bestimmung der Messwertanzahl pro EIS-Frequenz. $P_{Retransmission}$ gibt an, wie oft ein Datensatz im Schnitt angefordert werden muss, bis er korrekt übertragen wird.

5.4.3 Messergebnis

Die Messung wurde mit den, in den letzten Abschnitten entwickelten, Rahmenbedingungen durchgeführt. Bei der Auswertung mittels des Goertzel-Algorithmus muss dabei darauf geachtet werden, dass der Prüfling und nicht die Anregeschaltung in diesem System die Quelle für den Strom ist. Daraus ergibt sich eine zusätzliche Phasendrehung von 180° zwischen Strom und Spannung, die bei der Berechnung kompensiert werden muss. Andernfalls erscheinen negative Realteile im Messergebnis.

Das Ergebnis von Messung und Auswertung ist in Abbildung 5.11 auf der nächsten Seite dargestellt. Die aufgezeichneten Daten und das Matlab-Skript, mit dem die Abbildungen erstellt wurden, finden sich auf der beigefügten CD. Zunächst fällt auf, dass sich über den betrachteten Frequenzbereich die Impedanz nur wenig verändert.

Dies deckt sich mit der Messung aus [18], bei der ein kommerzielles EIS-Messgerät verwendet wurde. Aus dieser Arbeit geht hervor, dass für eine vollständige Erfassung der interessanten Teile des Spektrums ein Frequenzbereich von 5 mHz bis 20 kHz notwendig wäre.

Der mit dem Zellsensor beobachtbare Frequenzbereich liegt genau im Knick der Kurve nach dem Halbkreis (vgl. Abbildung 5.12 auf Seite 140), wo sich die Impedanz nur in sehr geringem Maße ändert.




Abbildung 5.11: Ergebnis der EIS-Messung an einer LiFePO₄-Zelle der Firma A123-Systems. In blau dargestellt der aus [18] entnommene Verlauf der Impedanzen, der mit einem kommerziellen EIS-Messgerät erstellt wurde. Dabei wurden aus dieser Messung die Impedanzen ausgewählt, die bei Frequenzen liegen, die mit dem Zellsensor gemessen werden können. Farblich dargestellt sind die Ergebnisse der EIS-Messung mit dem Zellsensor. Dabei wurde für jeden Punkt der Mittelwert aus jeweils fünf Impedanzmessungen pro Frequenz gebildet.

Des Weiteren zeigt sich beim gemessenen Impedanzspektrum, dass die Realteile um den Faktor 4 größer sind als die mit einem kommerziellen EIS-Messgerät ermittelten. Die Abweichung der Imaginärteile von der Referenz ist deutlich geringer. Ebenfalls geringer fällt die Verbreiterung des Bereiches auf, über dem die Realteile verteilt sind.

Um zu erklären, wie die Abweichungen von den erwarteten Werten entstehen, soll nun betrachtet werden, wie sich das Impedanzspektrum einer alternden Lithium-Ionen-Zelle verhält. Abbildung 5.12 auf der nächsten Seite zeigt einen solchen Verlauf für eine Zelle mit einem anderen Kathodenmaterial als Lithium-Eisenphosphat. Da sich aber die Kurvenverläufe ähneln, ist zu erwarten, dass sich auch die Alterungserscheinungen ähneln.

Daraus folgt, dass mit steigendem Alter Real- und Imaginärteil bei den kleinen Frequenzen zunehmen, sodass sich der Radius des Halbbogens vergrößert. Für den mit dem Zellen-sensor messbaren Bereich des Knicks würde dies eine Verschiebung hin zu größeren Realteilen und Imaginärteilen bedeuten, wobei die Verschiebung des Realteil deutlich ausgeprägter ausfallen würde.

Wäre Alterung alleine für den gemessenen Effekt verantwortlich, so wäre auch die Verbreiterung des Impedanzbereiches über den Realteil mit dem gleichen Faktor behaftet wie die gesamte Verschiebung. Daher ist zu erwarten, dass Alterung nur für einen Teil der Abweichung verantwortlich ist. Während bei der Messung der Testimpedanz die Sensoren mit kurzen und dicken Leitungsstücken an der Testimpedanz, dem Shunt-Widerstand und dem Operationsverstärker verlötet waren, kamen bei dieser Messung aus Zeitgründen nur eine Verbindung mit Laborleitungen mit Bananensteckern zum Einsatz. Besonders kritisch muss in diesem Punkt die Kontaktierung der Zellen-sensoren selbst hinterfragt werden, hier wurden jeweils 2mm-Bananstecker in die Anschlußkontakte 'ingelegt', sodass keinerlei Anpresskontakt entstehen konnte. Daher ist davon auszugehen, dass ein Teil der Abweichung durch Übergangswiderstände aufgrund eines unzureichenden Messaufbaus entstanden ist.

Weder Alterung noch parasitäre Effekte erklären die relative Verschiebung der erfassten Punkte voneinander im Vergleich zum erwarteten Kurvenverlauf. Allerdings muss bedacht werden, dass für die einzelnen Frequenzen unterschiedliche Phasenauflösungen erreicht werden. Um den Einfluss der Phasenunsicherheit zu verdeutlichen zeigt Abbildung 5.13 die erfassten Impedanzen mit allen Positionen die innerhalb der Phasenungenauigkeit liegen.

In der Realität unterliegt auch die Amplitudenauflösung einer gewissen Unsicherheit, die aber in diesem Fall nicht berücksichtigt wurde. Es ist zu erkennen, dass die geringen Abweichungen der Positionen zueinander deutlich geringer ausfallen, als die Ungenauigkeit der Phase und somit als plausibel angesehen werden können. Aufgrund der geringen relativen Veränderung der Impedanz im erfassbaren Frequenzbereich ist es nicht sinnvoll, weitere Messungen an der Akkumulatorzelle vorzunehmen.




Abbildung 5.12: Veränderung des Impedanzspektrums einer Lithium-Ionen-Zelle. Das Kathodenmaterial der gezeigten Zelle ist nicht Lithium-Eisenphosphat. Entnommen aus [7]




Abbildung 5.13: EIS-Messung mit eingezeichneter Phasenunsicherheit. Die Phasenauflösung ergibt sich aus der Anzahl der Messwerte pro Periode der jeweiligen Anregungsfrequenz.

Die erzielten Ergebnisse lassen einige Erkenntnisse zu:

- Bei ausreichend kleiner Anregung mit einem sinusförmigen Strom mit Offset nimmt die Spannungsantwort einer Akkumulatorzelle ebenfalls eine nahezu unverzerrte Sinusform an.
- Es ist mit dem Zellsensor möglich diesen Spannungsabfall an einer Zelle für Anregfrequenzen zwischen 100 mHz und 25 Hz zu messen.
- Der qualitative Verlauf der Impedanzspektroskopie entspricht der Referenzmessung.

5.4.4 Unterabtastung zur Erweiterung des Messbereichs

Eine Möglichkeit, um den erfassbaren Frequenzbereich zu vergrößern, wäre die sogenannte Unterabtastung. Da bei der EIS-Messung nur eine einzige bekannte Frequenz neben dem Gleichanteil im Messsignal enthalten ist, kann vor der Messung bestimmt werden, was passiert, wenn das Nyquist-Kriterium verletzt wird. Dies passiert, wenn die Abtastfrequenz kleiner ist, als die doppelte Anregungsfrequenz.

Wenn die Frequenz der Anregung und die Frequenz der Abtastung entsprechend gewählt werden, verschiebt sich der Zeitpunkt der jeweiligen Abtastung innerhalb der Periode jeweils ein Stück, sodass über eine Reihe von Messungen der gesamte Verlauf der Kurve abgefahren wird. Es resultiert eine sinusförmige Schwingung, deren Frequenz eine andere als die eingespeiste ist, die sich aber aufgrund der bekannten Anrege- und Messfrequenz mit der realen Anregung in Verbindung bringen lässt. Dieser Vorgang ist in Abbildung 5.14 dargestellt.




Abbildung 5.14: Unterabtastung bei monofrequenterem Eingangssignal. Von oben nach unten wurden Signale mit der Frequenz 2, 202, 402 und 602 Hz mit 200 Hz abgetastet. Im obersten Fall ist das Nyquist-Kriterium also erfüllt. In allen anderen Fällen wird es verletzt und eine Alias-Frequenz entsteht, die für alle Messungen ebenfalls bei 2 Hz liegt. Rechts sieht man jeweils das resultierende Ausgangssignal, das für alle Eingänge identisch ist. Links ist ein Ausschnitt der x-Achse abgebildet, und man sieht wie von oben nach unten immer mehr Perioden zwischen zwei Abtastzeitpunkten liegen.

Die Möglichkeit der Unterabtastung kann in unserem Fall nicht genutzt werden, da der Δ - Σ -ADC aus Sicht der Messwerterfassung keine echte Abtastung vornimmt. Der Quantisierer und der 1 Bit DAC sind zwar getaktet und nehmen somit eine Abtastung vor, allerdings wird in der Dezimierungs- und Filterstufe eine Mittelung über eine Reihe dieser Abtastwerte vorgenommen. Um mit dem vorhandenen ADC die gewünschten Messfrequenzen zu erreichen, müsste die Anregefrequenz um eine gute Größenordnung über der Messfrequenz liegen. Dabei wären also mehr als zehn vollständige Perioden des Anregesignals innerhalb des Bereiches, der vom ADC für die Mittelung herangezogen wird. Dadurch würde zwar weiterhin der qualitative Verlauf des Anregesignals nachvollzogen werden, durch den großen mittelfreien Anteil im gemittelten Signal würde aber die Amplitude des Ausgangssignals mit der Breite der Mittelung sinken.

Mit Hilfe einer Simulation in Matlab wurde untersucht wie sich die Ergebnisse einer echten Unterabtastung von einer Unterabtastung mit Mittelung über mehrere Perioden unterscheiden. Dazu wurde als Dezimierungsfilter eine einfache Mittelung nachgebildet. Es wurde eine Abtastrate von 200 Hz angenommen und die Eingangsfrequenz in 200 Hz Schritten ausgehend von 2 Hz erhöht. Somit liegen immer 100 Werte in einer Periode des Ausgangssignals, das für alle Eingangsfrequenzen als 2 Hz Ausgangssignal erscheint. Dabei wurde zum einen ein Ausgangssignal aufgenommen, das durch direkte Abtastung entsteht. Außerdem wurde die oben beschriebene Mittelung über einen Zeitbereich zwischen zwei Abtastzeitpunkten bestimmt. Abbildung 5.15 auf der nächsten Seite zeigt für die ersten sechs Frequenzschritte das Abnehmen der Amplitude bei Verwendung eines Δ - Σ -ADCs. Außerdem kann man erkennen, dass es je nach Eingangsfrequenz auch zu einer Verschiebung der Phase kommt. Beide Effekte sind nicht zu beobachten, wenn eine echte Abtastung verwendet wird.

Es zeigte sich, dass die Amplitudenminderung bei etwa -20 dB pro Frequenzdekade liegt.

Da sowieso schon sehr kleine Amplituden untersucht werden, wird schnell klar, dass die Abnahme der Amplitude dazu führt, dass die Ausgangssignale für die Auswertung unbrauchbar werden. Die Unterabtastung ist mit dem Δ - Σ -ADC nicht durchführbar. Es wäre möglich, vor den Eingang des ADC ein Sample-And-Hold-Glied einzufügen, das mit dem Messtakt getaktet ist. Dann würde der Wert zum Abtastzeitpunkt über die Konversionsdauer gehalten werden, sodass bei der Unterabtastung kein Amplitudenverlust eintritt. Allerdings würde hierbei der Vorteil der Störungsunterdrückung verloren gehen, der beispielsweise dafür sorgt, dass die Störungen des DC/DC-Wandlers das Konversionsergebnis nur mäßig beeinflussen.




Abbildung 5.15: Unterabtastung mit und ohne Sample and Hold. Die Abtastfrequenz betrug immer 200 Hz. Durch Aliasing erscheinen alle Ausgangssignale als 2 Hz Signale. In blau wird das Ergebnis einer echten Abtastung dargestellt. In grün dargestellt ist jeweils das Ausgangssignal nach der Mittelung über die angegebene Anzahl Perioden.

6 Fazit

In diesem Kapitel wird zunächst ein kurzer Überblick über die im Rahmen der Arbeit behandelten Abschnitte gegeben. Anschließend wird Bezug auf die in der Einleitung erhobenen Fragestellungen genommen. Daraufhin wird ein Ausblick auf mögliche zukünftige Entwicklungen im Umfeld der Zellensensoren zur Elektrochemischen Impedanzspektroskopie gegeben.

6.1 Zusammenfassung

In Kapitel 1 wird, unter Bezugnahme auf Vorfälle in Flugzeugen eines Typs, der Lithium-Ionen-Akkumulatoren verwendet, dargestellt, welche Sicherheitsaspekte bei der Verwendung solcher Akkumulatortechnologien beachtet werden müssen. Es wurden Fragestellungen formuliert, deren Beantwortung innerhalb dieser Arbeit versucht wurde.

In Kapitel 2 werden notwendige Kenntnisse im Bereich der Lithium-Eisenphosphat-Akkumulatoren und der Elektrochemischen Impedanzspektroskopie vermittelt, auf die im Verlauf der Arbeit Bezug genommen wird.

In Kapitel 3 wird zunächst der aktuelle Stand der Zellensensoren der Klasse 3 des BATSEN-Projektes analysiert, um mit diesen Erkenntnissen festlegen zu können, welche Veränderungen notwendig sind, um eine Elektrochemische Impedanzspektroskopie mit den Zellensensoren durchführen zu können. Dazu wird eine Analyse der Anforderung, die eine solche Messung an einen Zellensensor stellt, durchgeführt. Mit diesen Erkenntnissen wurde ein Konzept erstellt, das beschreibt, wie mit einem drahtlosen Zellensensor die notwendigen Messungen des geringen Wechselspannungsanteils bei großem Offset eines EIS-Signals erfasst werden kann. Ebenfalls erstellt wurde ein Konzept zur Veränderung des Zellensensors der Klasse 3, sodass dieser die Möglichkeit erhält, mit einem zusätzlichen Erweiterungsmodul ausgestattet zu werden, das weitere Messaufgaben übernimmt.

In Kapitel 4 wird beschrieben, wie auf Grundlage des Konzeptes eine neue Version des Zellensensors und ein Erweiterungsmodul entworfen und gefertigt wurde. Anschließend wird in diesem Kapitel dargestellt, welche Software für die Inbetriebnahme von Zellensensor und Erweiterungsmodul erstellt wurde.

In Kapitel 5 wird beschrieben, wie die Probleme, die durch Fehler im Design des Zellen-sensors auftraten, bei der Inbetriebnahme gelöst wurden. Es wird weiter beschrieben, wie die neue Version des Zellen-sensors in Betrieb genommen und getestet wurde. Anschließend wird dargelegt, wie das Erweiterungsmodul in Betrieb genommen wurde. Dabei wird gezeigt, dass es mit dem Sensorsystem möglich ist, die geforderte synchrone Messung zweier phasenverschobener Signale auch dann durchzuführen, wenn diese Signale nur sehr geringe Amplituden haben.

Auf Grundlage dieser Erkenntnis wird eine Testimpedanz vermessen, die zu diesem Zweck entwickelt wurde. Mit dieser Messung wird gezeigt, dass eine Impedanzspektroskopie mit dem Sensorsystem, bestehend aus Zellen-sensor und Batteriesteuergerät, möglich ist. Dabei kann gezeigt werden, dass die Synchronität der Messung ausreichend gut ist, sodass mit Hilfe des bereits im zweiten Kapitel beschriebenen Goertzel-Algorithmus eine Auswertung der Messung möglich ist, die sich mit einer Simulation der Testimpedanz deckt.

Abschließend wird noch eine EIS-Messung an einer realen Lithium-Eisenphosphat Akkumulatorzelle durchgeführt. Dabei kann gezeigt werden, dass auch bei den hier wieder auftretenden kleinen Wechselspannung eine plausible Ermittlung der Zellenimpedanzen möglich ist.

6.2 Ergebnisse

In diesem Abschnitt wird dargestellt, inwieweit die im Abschnitt 1.1 aufgestellten Fragestellungen beantwortet werden konnten.

Es ist mit der entwickelten Erweiterung des Zellensensors der Klasse 3 gelungen, Wechselspannungsanteile im Bereich weniger mV bei großen Offsetspannungen zu messen. Dabei konnten Strom und Spannungsmessung synchron durchgeführt werden. Der dazu verwendete 24 Bit Δ - Σ -ADC kann die geforderte Spannungsauflösung bei der synchronen Messung nur bis zu einer Grenzfrequenz von 350 Hz erbringen. Dadurch, dass die Phasendifferenz von Strom- und Spannungsmessung ausgewertet werden soll, ist es nötig, mehrere Abtastwerte pro Periode der Anregung aufzunehmen, als zur Erfüllung des Nyquist-Kriteriums notwendig ist. Daher sind Impedanzspektren lediglich im Bereich bis 25 Hz aufgenommen worden.

Dennoch konnte gezeigt werden, dass es mit den Zellensensoren des BATSEN-Projektes möglich ist, eine Elektrochemische Impedanzspektroskopie durchzuführen. Dabei erfolgte die Auswertung der Messergebnisse in MATLAB bzw. GNU Octave, da das Batteriesteuergerät aus einer anderen Abschlussarbeit verwendet wurde, deren Quellcode nicht angepasst wurde. Allerdings steht mit dem Goertzel-Algorithmus eine Berechnungsvorschrift zur Verfügung, die durch ihre rekursive Implementierung mit geringem Speicheraufwand die Berechnung einer einzelnen Spektrallinie aus dem DFT-Spektrum ermöglicht. Dieser Algorithmus ist bereits vielfach auf Mikrocontrollern implementiert worden, weshalb es als uneingeschränkt möglich anzusehen ist, ihn zukünftig auf dem Batteriesteuergerät der BATSEN-Zellensensoren einzusetzen.

Bezogen auf die in der Aufgabenstellung in Anhang A genannten Aufträge, konnten somit die Punkte eins bis drei abgearbeitet werden. Die in Punkt vier geforderte Aufnahme von Messreihen über verschiedene SoC und Temperaturen wurde nicht mehr durchgeführt. Der durch den erstellten Zellensensor mit Erweiterungsmodul messbare Frequenzbereich gibt nur einen sehr geringen Teil des relevanten Impedanzspektrums wieder. Daher wurde entschieden, dass es dem Projekt dienlicher ist, wenn Ansätze für Verbesserungen des Sensorsystems gesucht werden, die es zukünftig ermöglichen, einen breiteren Frequenzbereich zu analysieren.

In Bezug auf die in der Einleitung gestellten Fragen zum Thema Sicherheit von Lithium-Akkumulatoren in Flugzeugen kann Folgendes festgestellt werden:

Die Implementierung einer Elektrochemischen Impedanzspektroskopie in situ, das heißt am Betriebsort des Akkumulators, erscheint nach den gewonnenen Erkenntnissen möglich. Gerade eine Implementierung für Flugzeugbatterien lässt einen deutlich größeren Spielraum

für die Wirtschaftlichkeit eines solchen Vorhabens, da Batterien und Sicherheitstechnik prinzipiell deutlich teurer sind als beispielsweise in Kraftfahrzeugen. Außerdem werden Akkumulatoren in Flugzeugen nur selten belastet, da sie nur zum Start der Hilfsturbine oder für Notfälle verwendet werden. Deshalb stehen ausreichende Zeiten zur Verfügung, in denen eine EIS-Messung durchgeführt werden kann. Jede einzelne Batterie ist bereits mit einem eigenen Laderegler ausgestattet, sodass es möglich erscheint, über eine Modifikation dieses Ladereglers auch komplexere Anregungsformen zu realisieren.

Die Analyse der Quellenlage lieferte keine aussagekräftige Literatur, die beschreibt, wie mit Hilfe von Elektrochemischer Impedanzspektroskopie eine lokalisierte Veränderung innerhalb eines Akkumulators ermittelt werden kann. Vielmehr beschränken sich alle Arbeiten darauf, Parameter zu erfassen, die einen Gesamtzustand der Akkumulatorzelle beschreiben. Dies sind vor allem der Ladezustand (SoC) und der Gesundheitszustand (SoH). Letzterer beschreibt aber eben nicht die Veränderung einzelner Bereiche der Zelle, sondern allgemeine Alterungserscheinungen wie die Abnahme der Kapazität und Zunahme des Innenwiderstandes und die damit verbundene Leistungsabgabe.

Das Wachstum eines Dendriten, das als Ursache für mindestens einen der Vorfälle an Bord einer Boeing 787 ausgemacht wurde, lässt sich also nicht durch den Vergleich regelmäßig ausgeführter EIS-Messungen verfolgen. Dies liegt daran, dass ein solcher Dendrit nur über einem Teil der Elektrodenoberfläche wächst, der im Vergleich zur gesamten Elektrode sehr klein ist.

Dennoch kann die EIS eine erfolgreiche Erweiterung des Batterie-Managements darstellen, wenn es mit ihr möglich ist, die Parameter für eine Modellierung zu verbessern. Solche Modellparameter können Aufschluss darüber geben, wie die Leistungsgrenzen der Batterie sich mit der Zeit verändern, sodass eine unzulässige Belastung der Zellen verhindert wird. Gerade eine verbesserte Erkennung des Gesundheitszustandes kann die Sicherheit im Flugzeug erhöhen. Nämlich dann, wenn das Batterie-Management-System selbstständig feststellen kann, dass eine Batterie sich derart verschlechtert hat und eine sichere Funktion beim nächsten Bedarfsfall nicht gewährleistet ist. Da zumindest ein Teil der Batterien nur für die Notfallversorgung genutzt wird, ist eine solche Verschlechterung des Gesundheitszustandes ansonsten eher schwierig zu erkennen, da die Batterien selten einem Lastfall ausgesetzt werden.

Auch wenn derzeit keine Möglichkeit gesehen wird, wie mit Hilfe von Elektrochemischer Impedanzspektroskopie oder anderen Verfahren ein Zellenkurzschluss ausgeschlossen werden kann, so ist dennoch eine erhebliche Verbesserung der Sicherheit zu erreichen, wenn statt Akkumulatoren mit Lithium-Cobalt-Dioxid als Kathodenmaterial Lithium-Eisenphosphat zum Einsatz kommt. Kommt es im Fehlerfall zu einer Überhitzung der Akkumulatorzellen, so produziert dieses Material keinen Sauerstoff, der zur weiteren thermischen Zersetzung der

Zelle führt, da der Sauerstoff im Kathodenmaterial in fester Bindung mit dem Phosphor steht. Außerdem werden keine toxischen Stoffe wie beispielsweise Cobalt freigesetzt.

Durch die niedrigere Zellenspannung haben Akkumulatoren auf Basis von Lithium-Eisenphosphat ein geringeres Energiegewicht als andere Akkumulatortypen auf Lithium-Basis. Dadurch erhöht sich das Gewicht für eine Batterie mit gleichem Energieinhalt. Außerdem liegt die Zellruhespannung abweichend von der anderer Lithium-Ionen-Akkumulatoren bei 3.3 V anstatt 3.6 V. Das Gleichspannungsnetz an Bord von Flugzeugen arbeitet nominell bei 28 V, allerdings müssen alle angeschlossenen Geräte bis 20 V Eingangsspannung fehlerfrei arbeiten. Blei-Säure- und Nickel-Cadmium Akkumulatoren sind daher mit 12 bzw. 20 Zellen ausgestattet und erreichen eine Nennspannung von 24 V. Die in der Boeing 787 verwendeten Lithium-Cobalt-Oxid Akkumulatoren verwenden acht Zellen, sodass sie eine Nennspannung von 28.8 V erreichen. Die Generatoren an APU und Triebwerken erzeugen für das Gleichspannungsnetz eine Spannung von etwa 30 V, sodass diese Akkumulatoren noch problemlos geladen werden können. Werden Lithium-Eisenphosphat-Zellen verwendet, so könnten mit acht Zellen eine Nennspannung von 26.4 V oder mit neun Zellen eine Nennspannung von 29.7 V erreicht werden. Durch den sehr breiten Arbeitsbereich der Gleichspannungsgeräte im Flugzeug ist es also möglich einen Akkumulator auf Lithium-Eisenphosphat Basis zu entwerfen, der die aktuell verwendeten Akkumulatoren ersetzt.

Die Implementierung von Elektrochemischer Impedanzspektroskopie in situ ist nicht die Lösung aller Sicherheitsprobleme. Allerdings kann sie, in Kombination mit sichereren Akkumulatortechnologien, als Erweiterung der bereits vorhandenen Messmethoden zur Zellenüberwachung hilfreich sein. Dazu müssen die gewonnenen Daten sinnvoll in eine modellbasierte Simulation der Zellen eingebunden werden, um so sicherzustellen, dass alle Zellen immer innerhalb ihrer erlaubten Grenzen betrieben werden.

6.3 Ausblick

Mit der in dieser Arbeit entstandenen Hardware konnte der Nachweis erbracht werden, dass eine Impedanzspektroskopie mit den drahtlosen Zellsensoren der Klasse 3 möglich ist. Da diese Sensoren durch die Erweiterungsmodul-Schnittstelle leicht zu erweitern sind, sollten weitere Arbeiten zum Thema Impedanzspektroskopie mit drahtlosen Sensoren zunächst eine Überarbeitung des Erweiterungsmoduls vorsehen. Hierbei sollte nach Möglichkeiten gesucht werden, die Messung der Wechselspannung mit größerer Samplerate durchzuführen.

In dieser Arbeit wurde beschlossen, eine hochaufgelöste Messung durchzuführen, die auch den Spannungsoffset einschließt. Dazu wurde der 24 Bit Δ - Σ -ADC ADS1291 verwendet, da er der einzige leicht lieferbare ADC war, der bei den vorhandenen 3.3 V Versorgungsspannung betrieben werden kann und eine Messung mit 18 unverrauschten Bit ermöglicht. Dieser Sensor erfasst aufgrund der einstellbaren Abtastraten nicht das gesamte Impedanzspektrum einer Batterie. Deshalb soll an dieser Stelle diskutiert werden, welche Möglichkeiten bestehen, um den erfassbaren Frequenzbereich zu erhöhen.

Zunächst erscheint es am logischsten, nach einem Δ - Σ -ADC zu suchen, der eine geringere Settling-Time hat, und daher nach dem Anstoßen einer Messung schneller ein Ergebnis liefern kann. Es muss betrachtet werden, wie lang diese Zeit bei der Samplerate ist, die noch die benötigten 18 rauschfreien Bits zur Verfügung stellt. Aus dem Kehrwert dieser Zeit berechnet sich dann die maximale erfassbare Messdatenrate.

Ein Δ - Σ -ADC der eine ausreichend hohe Messdatenrate erreicht und bei 3,3 V arbeitet, konnte während der Bearbeitung dieser Arbeit nicht gefunden werden. Es gibt eine ausreichend große Anzahl dieser ADCs, die dann aber zusätzliche externe Beschaltung benötigen.

Eine Alternative könnte es sein, einen Δ - Σ -ADC mit einer Sample-and-Hold Schaltung zu versehen, um dann die in Abschnitt 5.4.4 vorgestellte Unterabtastung zu verwenden, um die benötigte zeitliche Auflösung zu erreichen. Dies könnte kombiniert werden, mit der Verwendung einer Spannungslupe wie sie in Anhang F gezeigt ist. Da hierbei die Verwendung eines ADCs mit nur 12 Bit möglich ist, könnte wieder auf andere Umsetzungstechniken wie SAR-ADCs und Flash-ADCs zurückgegriffen werden. Diese bieten von Haus aus Sample-And-Hold Schaltungen in ihren Signalpfaden, sodass eine Unterabtastung genutzt werden kann.

Eine zukünftige Nutzung von Unterabtastung ist auch deshalb wünschenswert, da bei einer Messdatenrate von 10 kHz der Zellsensor selbst an seine Grenzen stößt. Mit Hilfe von Unterabtastung wäre es dann möglich die EIS mit noch größeren Frequenzen zu nutzen.

Ein weiteres Ziel sollte die Implementierung des Goertzel-Algorithmus auf einem Mikrocontroller sein. Dabei steht prinzipiell auch die Möglichkeit zur Verfügung, den Algorithmus nicht nur auf dem Batteriesteuergerät einzusetzen, sondern auf jedem Zellsensor. Wenn diese die Berechnung der Spektrallinie ihres zuvor aufgenommenen Signals selber durchführen, so reduziert sich drastisch die Datenmenge, die versendet werden muss. Die gesamte Information jeder EIS-Messung, egal welcher Frequenz und Messdatenmenge, könnte dann durch Real- und Imaginärteil der Spektrallinie bei der Anregefrequenz repräsentiert werden. Dadurch müssten nur noch zwei Integer übertragen werden, was deutliche Zeiteinsparung bedeutet.

Wenn auf diese Weise ein System auf Basis der Zellsensoren gefunden ist, mit der man Elektrochemische Impedanzspektroskopie im geforderten Frequenzbereich mit der notwendigen Auflösung durchführen kann, so ist diese durch geeignete Messungen mit kommerziellen EIS-Metern zu vergleichen, um eine verlässliche Aussage über die Leistungsfähigkeit des Gesamtsystems zu treffen.

6.4 Schlussbemerkung

Als persönliches Fazit kann ich feststellen, dass mir die Arbeit im BATSEN-Projekt eine Reihe neuer Erfahrungen ermöglicht hat, von denen ich meiner Meinung nach in Zukunft profitieren kann. Zum einen konnte ich feststellen, dass die Arbeit in einem Projekt mit vielen Mitarbeitern große Vorteile bringt, auch wenn man als Einziger mit einer bestimmten Tätigkeit vertraut ist. Oft konnte ich Fragen, die ansonsten eine längere Recherche erfordert hätten, mit den anderen Projektteilnehmern erörtern und so zu einer Lösung kommen. Auf der anderen Seite war es erfrischend, den Fortschritt anderer Arbeiten zu verfolgen und mit den Studierenden zu ihren Themen zu diskutieren.

Am Ende konnte ich nicht alle Arbeitspakete abarbeiten, die ich in Zusammenarbeit mit dem Erstprüfer vor der Anmeldung dieser Arbeit aufgelistet habe. Dennoch glaube ich, dass meine Ergebnisse innerhalb des Projektes Anwendung finden werden und somit einen wichtigen Beitrag leisten. Ob Elektrochemische Impedanzspektroskopie in situ zukünftig kommerzielle Anwendungsgebiete erobern kann, steht meiner Meinung nach noch nicht fest. Ich werde diesen Forschungszweig zukünftig im Auge behalten, um mich über neue Erkenntnisse und Anwendungen zu informieren.

Um meine Ausbildung zum Ingenieur abzurunden, hat mich diese Arbeit eine Reihe von Erkenntnissen und Fähigkeiten gelehrt, auf die ich nicht mehr verzichten möchte. So hatte ich beispielsweise vor dem Beginn meiner Tätigkeit im Projekt keine Erfahrungen mit dem Design und Layout von Schaltungen mit derart kleinen Bauteilen. Außerdem konnte ich einen Einblick in die Löttechnik für sehr kleine SMD-Bauteile gewinnen und eine kommerzielle Fertigungsstätte für Prototypen besuchen.

Der Ausflug in die Chemie von Akkumulatoren war für mich interessant wie herausfordernd. Ich denke, dass es zu den Eigenschaften eines fertigen Ingenieurs gehört, sich auch in Themengebiete einzuarbeiten zu können, die fernab der Ausbildungsinhalte liegen.

Insgesamt gehe ich mit einem guten Gefühl aus der Bearbeitungszeit dieser Arbeit und sehe mich bereit und in der Lage, alle während der letzten fünf Jahre gewonnenen Erkenntnisse in meinem zukünftigen Berufsleben anzuwenden.

Literaturverzeichnis

- [1] M. Yay, *Elektromobilität - theoretische Grundlagen, Herausforderungen sowie Chancen und Risiken der Elektromobilität, diskutiert an den Umsetzungsmöglichkeiten in die Praxis*, 1. Aufl. Pieterlen: Peter Lang, 2010.
- [2] F. A. Agency, *Boeing 787 Type Certification Special Conditions 25-359-SC*, [abgerufen am 22.10.2014]. [Online]. Available: <http://www.gpo.gov/fdsys/pkg/FR-2007-10-11/html/E7-19980.htm>
- [3] National Transportation Safety Board, „Boeing 787-8 APU Batterie deffect,“ *Interim Factual Report*, 2013.
- [4] J. Ostrower und A. Paztor. Microscopic 'Dendrites' a Focus in Boeing Dreamliner Probe. [abgerufen am 22.10.2014]. [Online]. Available: online.wsj.com/news/articles/SB10001424127887324880504578298673566960476
- [5] L. Hillermann, „Starterbatterie in Lithium-Eisen-Phosphat- Technologie parallele Zellenmodule mit Überwachungs- und Leistungselektronik,“ Diplomarbeit, Hochschule für Angewandte Wissenschaften Hamburg.
- [6] A. Angold, „Verfahren zur aufwandsreduzierten Elektrochemischen Impedanzspektroskopie für Starterbatterien,“ Masterthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [7] M. Kiel, „Impedanzspektroskopie an der Batterien unter besonderer Berücksichtigung von Batteriesensoren im Feldeinsatz,“ Dissertation, Rheinisch-Westfälische Technische Hochschule.
- [8] P. Durdaut, „Zellensensor für Fahrzeugbatterien mit Kommunikation und Wakeup-Funktion im ISM-Band bei 434 MHz,“ Bachelorthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [9] N. Sassano, „Hard- und Softwareentwicklung für einen drahtlos kommunizierenden Batterie-Zellensensor mit funksynchronisierter Messung,“ Bachelorthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [10] J. B. Goodenough, K. . Mizushima, P. Jones, und P. Wiseman, „A new cathode material for batteries of high energy density.“ *Materials Research Bulletin.*, Oktober 1980.

- [11] Wikipedia. (2014) Graphen. [abgerufen am 05.11.2014]. [Online]. Available: <http://de.wikipedia.org/wiki/Graphen>
- [12] D. Repenning, „Stand und Grenzen der Lithium- und Nickel- Metallhydridtechnologie für die mobile Anwendung.“
- [13] *Nanophosphate High Power Lithium Ion Cell ANR26650M1-B*, A123 Systems, 2011, Datenblatt. [Online]. Available: <http://www.a123systems.com/Collateral/Documents/English-US/A123%20Systems%20ANR26650%20Data%20Sheet.pdf>.
- [14] M. A. Roscher, J. Vetter, und D. U. Sauer, „Characterisation of charge and discharge behaviour of lithium ion batteries with olivine based cathode active material,” *Journal of power sources*, Vol. 191, 2009.
- [15] D. Repenning, „Entwicklung einer Kathode für einen Lithium-Eisenphosphat-Akku.“
- [16] O. Toprakei, O. Toprakei, L. Ji, und X. Zhang, „Fabrication and Electrochemical Characteristics of LiFePO₄ Powders for Lithium-Ion Batteries,” *KONA Powder and Particles Journal*, Vol. 28, 2010.
- [17] P. Balakrishnan, R. Ramesh, und T. Prem Kumar, „Safety mechanisms in lithium-ion batteries,” *Journal of power sources*, Vol. 155, 2005.
- [18] W. Mielke, „Modellierung von Kennlinien, Impedanzspektren und thermischem Verhalten einer Lithium-Eisenphosphat-Batterie,” Diplomarbeit, Hochschule für Angewandte Wissenschaften Hamburg.
- [19] W. G. Bessler, „Electrochemistry and transport in solid oxid fuel cells.“
- [20] M. Ender. Mikrostrukturmodellierung von Lithiumbatterie-Elektroden. [abgerufen am 25.10.2014]. [Online]. Available: https://www.iwe.kit.edu/forschung_3025.php
- [21] F. Quantmeyer, J. Kießling, und X. Liu-Henke, „Modellbildung und Identifikation der Energiespeicher für Elektrofahrzeuge .“
- [22] M. A. Roscher, „Zustandserkennung von LiFePO₄-Batterien für Hybrid- und Elektrofahrzeuge,” Dissertation, Rheinisch-Westfälische Technische Hochschule.
- [23] Bremach Reisemobile.org. LiFePO-Akkus. [abgerufen am 16.09.2014]. [Online]. Available: <http://www.bremach-reisemobile.org/technik/technik-nach-themen/elektrik/lifepo-akkus>
- [24] M. D. Levi und D. Aurbach, „Frumkin intercalation isotherm - a tool for the description of lithium insertion into host materials,” *Electrochimica Acta*, 1999.
- [25] M. Gaberscek, R. Dominko, und J. Jamnik, „The meaning of impedance measurements of LiFePO₄ cathodes: A linearity study,” *Journal of Power Sources*, 2007.

- [26] V. Srinivasan und J. Newman, „Existence of Path-Dependence in the LiFePO₄ Electrode ,” *Electrochemical and Solid-State Letters*, 2007.
- [27] G. K. Singh, M. Bazant, und G. Ceder. Anisotropic surface reaction limited phase transformation dynamics in LiFePO₄. [Online]. Available: <http://arxiv.org/abs/0707.1858>
- [28] D. H. Johnson, „Origins of the Equivalent Circuit Concept: The Voltage-Source Equivalent,” *Proceedings of the IEEE*, Vol. 91, 2003.
- [29] Y. Li, „State-of-Charge-Bestimmung für eine Starterbatterie mit einem Kalman-Filter-Modell,” Masterthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [30] P. Keil und A. Jossen, „Aufbau und Parametrierung von Batteriemodellen,” *19. DESIGN UND ELEKTRONIK-Entwicklerforum Batterien und Ladekonzept*, 2012. [Online]. Available: <https://mediatum.ub.tum.de/doc/1162416/1162416.pdf>
- [31] A. V. Oppenheim und R. W. Schafer, *Zeitdiskrete Signalverarbeitung* -, 2. Aufl. Oldenbourg, 1989.
- [32] J. Nelles. Impedanzspektroskopie. Vorlesungsskript. [abgerufen am 15.11.2014]. [Online]. Available: skriptum.net/Forschung/impedanzspektroskopie.pdf
- [33] B. S. Karden, Eckhard und R. W. D. Doncker, „A method for measurement and interpretation of impedance spectra for industrial batteries,” *Journal of Power Sources*, 2000.
- [34] S. Buller, „Impedance-Based Simulation Models for Energy Storage Devices in Advanced Automotive Power Systems.”
- [35] N. Sassano, „Unveröffentlichte Arbeit,” Masterthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [36] S. Püttjer, „Diagnosefunktion für Automobil-Starterbatterien mit drahtlosen Zellsensoren,” Master’s thesis.
- [37] R. Kube, „Drahtloses Sensornetzwerk für Fahrzeugbatterien - Kanal, Antennen und Fehlerraten ,” Masterthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [38] M. Meinzer, „Hard- und Softwareentwicklung sowie Erprobung drahtloser Zellsensoren für Fahrzeugbatterien ,” Bachelorthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [39] N. Jegenhorst, „Entwicklung eines Zellsensors für Fahrzeugbatterien mit bidirektionaler drahtloser Kommunikation ,” Masterthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [40] V. Roscher, M. Scheider, R. Karl-Ragmar, J. Vollmer, und G. Müller, „Vehicle Batteries with Wireless Cell Monitoring,” *North Sea Region Electric Mobility Network*, 2012.

- [41] S. Plaschke, „Experimentalsystem für drahtlose Batteriesensorik,” Diplomarbeit, Hochschule für Angewandte Wissenschaften Hamburg.
- [42] T. Krannich, „Experimentalsystem für einen Sensor-Controller mit drahtloser Energie- und Datenübertragung ,” Diplomarbeit, Hochschule für Angewandte Wissenschaften Hamburg.
- [43] T. Eger, „Entwicklung von Hard- und Software eines Readers für drahtlose Sensorik mit Resonanzabgleich,” Diplomarbeit, Hochschule für Angewandte Wissenschaften Hamburg.
- [44] *MSP430F2XX - Mixed Signal Microcontroller*, Texas Instruments, Juni 2007, Datenblatt. [Online]. Available: <http://www.ti.com/lit/gpn/msp430f235>
- [45] *CC1101 - Low-Power Sub-1 GHz RF Transceiver*, Texas Instruments, Septmeber 2013, Datenblatt. [Online]. Available: <http://www.ti.com/lit/ds/symlink/cc1101.pdf>
- [46] *TPS61201 -Low Input VOLTage Synchronous Boost Converter With 1.3-A Switches*, Texas Instruments, März 2013, Datenblatt. [Online]. Available: www.ti.com/lit/ds/symlink/tps61201.pdf
- [47] *AS3930 - Single Channel Low Frequency Wakeup Receiver*, AMS, 2013, Datenblatt. [Online]. Available: http://www.ams.com/eng/content/download/23692/414425/file/AS3930_Datasheet_EN_v4.pdf.
- [48] *ADG918 - Wideband 4 GHz, 43 dB Isolation at 1 GHz, CMOS 2:1 Mux*, Analog Devices, August 2013, Datenblatt. [Online]. Available: http://www.analog.com/static/imported-files/data_sheets/ADG918_919.pdf
- [49] *TMP102 - Low Power Digital Temperature Sensor With SMBus/Two-Wire Serial Interface in SOT563*, Texas Instruments, 2012, Datenblatt. [Online]. Available: www.ti.com.cn/cn/lit/ds/symlink/tmp102.pdf
- [50] V. Roscher, M. Scheider, R. Karl-Ragmar, P. Durdaut, N. Sassano, E. Mense, und S. Periguda, „Synchronisierte Messung durch Trigger-Broadcast und weitere Funktionen für drahtlose Batteriesensorik,” *Beitrag zum 13.GI/ITG Fachgespräch Sensornetze*, September 2014.
- [51] T. Instruments, *How delta-sigma ADCs work Part 1*, [abgerufen am 05.11.2014]. [Online]. Available: <http://www.ti.com/general/docs/lit/getliterature.tsp?baseLiteratureNumber=slyt423>
- [52] —, *How delta-sigma ADCs work Part 2*, [abgerufen am 05.11.2014]. [Online]. Available: <http://www.ti.com/general/docs/lit/getliterature.tsp?baseLiteratureNumber=slyt438>

-
- [53] *AD7176-2 -24-Bit, 250 kSPS Sigma-Delta ADC with 20 us Settling*, Analog Devices, Dezember 2013, Datenblatt. [Online]. Available: http://www.analog.com/static/imported-files/data_sheets/AD7176-2.pdf
- [54] *ADS129X - Low-Power, 2-Channel, 24-Bit Analog Front-End for Biopotential Measurements*, Texas Instruments, September 2012, Datenblatt. [Online]. Available: <http://www.ti.com/lit/gpn/ads1291>
- [55] W. Nasimzada2013, „Hard- und Softwareentwicklung eines Lichtleiter-Sensors für die optische Analyse des Elektrolyten von Bleibatterien ,” Bachelorthesis, Hochschule für Angewandte Wissenschaften Hamburg.
- [56] *CC430FX1XX - MSP430 SoC With RF Core*, Texas Instruments, September 2013, Datenblatt. [Online]. Available: <http://www.ti.com/lit/gpn/msp430f235>

A Aufgabenstellung

Auf den Folgenden beiden Seiten ist die Aufgabenstellung dargestellt, die während der Vorbereitung auf diese Arbeit zusammen mit dem Erstprüfer erarbeitet wurde.



Hochschule für Angewandte Wissenschaften Hamburg
Department Informations- und Elektrotechnik
Prof. Dr.-Ing. Karl-Ragmar Riemschneider

25. April 2014

Masterthesis von Eike Mense

Hard- und Softwareentwicklung für einen drahtlosen Batterie- Zellen-Sensor zur elektrochemischen Impedanzspektroskopie

Motivation

Moderne Batterie-Technologien auf Lithium-Basis werden zukünftig Einzug in viele Einsatzgebiete haben. Zu ihren überlegenen Eigenschaften gehört die günstige Energiedichte und das hohe Leistungsgewicht. Als Beispiele sind Traktionsbatterien in Elektrofahrzeugen oder Notstrombatterien in den neuen Flugzeuggenerationen zu sehen. Batterien auf Lithium-Basis benötigen eine neue Betrachtung des Risikos im Fehlerfall. Die Überwachung der Betriebsparameter sowie des Lade- und Alterungszustandes gehört zu den Maßnahmen der Risikominimierung. Das vom Bundesministerium für Bildung und Forschung geförderte Forschungsvorhaben BATSEN (drahtlose Zellsensoren für Fahrzeugbatterien) befasst sich mit neuen Ansätzen zur Batterieüberwachung. Dafür werden invasive und nicht-invasive Verfahren untersucht, um die nötigen Kennwerte zu bestimmen. Für die Messung von Zellspannung und -temperatur wurden dafür eine Reihe drahtloser Sensoren entwickelt. An die messtechnische Erfassung schließt sich eine modellbasierte Berechnung des Ladezustandes an. Um zusätzlich Rückschluss auf den Gesundheitszustand einer Batterie treffen zu können, wurden Anstrengungen unternommen, um bei einem Hochstromereignis den ohmschen (reellen) Innenwiderstand zu bestimmen. Aus der Literatur ist bekannt, dass der komplexe Innenwiderstand stärker differenzierte Aussage zulässt. Hierfür wird das Verfahren der elektrochemischen Impedanzspektroskopie (EIS) eingesetzt. Es hat sich als Messverfahren bei der Entwicklung von neuen Batterie-Technologien etabliert. Die EIS erlaubt Rückschlüsse auf verschiedene Vorgänge innerhalb der Batterie. Bisher wird für die EIS aufwendige Labortechnik eingesetzt, welche für eine Betriebsüberwachung im Einsatzfall zu aufwändig ist. Das Projekt BATSEN strebt an, diesen Aufwand deutlich zu senken. Hierfür sollen die Zellsensoren befähigt werden, EIS-Messung zu unterstützen.

Aufgabe

Herr Eike Mense erhält die Aufgabe, einen Zellsensor für die Durchführung der EIS zu erweitern. Er kann dabei auf Vorarbeiten zurückgreifen, deren Ziel es war, Strom und Spannung zeitlich genau synchronisiert messen zu können sowie die benötigten großen Wechselströme in die Batterie einzuprägen. Die Vorarbeiten haben gezeigt, dass erhebliche Verbesserungen in der Messauflösung des Zellsensors für die EIS benötigt werden. Insbesondere soll der Zellsensor eine Messung der Wechselspannung mit einer Amplitude unter 5mV trotz des Batteriespannungs-Offsets von bis über 4V ermöglichen. Der Zellsensor soll ein Aufsteck-Platinen (Shield-Module) erhalten, um verschiedene Messmethoden realisieren zu können. Darüber soll die Hardware des Zellsensors optimiert werden (Antennenfreiraum durch Layoutoptimierung, neue Controllervariante u.a.) . Parallel soll die Erweiterung des Steuergerätes berücksichtigt werden, um die EIS-Berechnung dort in Software durchzuführen. Es sollen exemplarische Messungen die Funktionsfähigkeit der EIS bestätigen.

Die Aufgabenstellung umfasst:

1. Analyse der Rahmenbedingungen und Konzeption einer Lösung

- Erläuterung der Ziele der zellbasierten Überwachung der Batterie
- Bezugnahme auf Anwendungsaspekte der Luftfahrt
- Darstellung des Standes der Vorarbeiten im Projekt
- Einführung in die Impedanzspektroskopie
- Konzeption und Strukturierung eines Lösungsvorschlags

2. Erweiterung und Redesign der Hardware des Sensors

- Modifizierter Platinentwurf mit einem Controller-Transmitter (Texas Instruments CC430) und Aufsteckplatinen-Anschluss sowie Berücksichtigung günstiger Antennenbeeinflussung
- Aufbau und Inbetriebnahme einer Versuchsserie von Zellsensoren
- Entwurf, Aufbau und Inbetriebnahme von Aufsteckplatinen

3. Umsetzung und Implementierung der Impedanzspektroskopie

- Phasen-richtige Aufnahme von Strom und Zellspannungen mit Zellsensor und Steuergerät
- Algorithmen- und Softwareentwicklung für Impedanzspektroskopie, insbesondere für die begrenzten Ressourcen der Controller der Sensoren und des Steuergerätes
- Erstellen einer Software-Struktur

4. Erprobung, Auswertung und Bewertung

- Erstellen von EIS-Messreihen einer Batterie aus LiFePO_4 -Zellen über verschiedene SoC, Temperaturen
- Auswertung im Hinblick auf die Aussagekraft für Batteriekennwerte
- Diskussion von Vor- und Nachteilen, gelöste und offene Punkte, Ausblick

Dokumentation

Die Fachliteratur, die Vorarbeiten und die kommerziellen Unterlagen sind zielgerichtet zu recherchieren. Die gesetzten Rahmenbedingungen, gewählte Lösung und die Funktionsweise sind gut nachvollziehbar zu dokumentieren. Die Messergebnisse sind in exemplarischem Umfang zu erfassen und auszuwerten. Die realisierten Lösungen und die Ergebnisse sind kritisch einordnend zu bewerten. Ansätze für Verbesserungen und weitere Arbeiten sind zu nennen.


B Inhalt des Datenträgers

Der Inhalt des beigelegten Datenträgers ist wie folgt strukturiert:



- **./01_MT_Mense2014.pdf**
Hierbei handelt es sich um die vorliegende Arbeit im PDF
- **./02_Software**
Dieser Ordner enthält den Quellcode der Software für Zellsensor und Erweiterungsmodul.
- **./03_Matlab**
Dieser Ordner enthält alle Matlab-Skripte, die genutzt wurden, um Grafiken für die Arbeit zu erstellen. Außerdem sind die während der verschiedenen Messungen aufgenommenen Datensätze enthalten.
- **./04_Modelle**
Dieser Ordner enthält LT-Spice Modelle, mit denen simulierte Daten generiert wurden.
- **./05_Datenblätter**
Dieser Ordner enthält Datenblätter der verwendeten ICs.

C Schaltpläne





C.1 Zellensensor Klasse 3 Version 4



CC430F513x



| | |
|---------------------------|-----------------------|
| Eike Mense | |
| Masterthesis | Controller/Tranceiver |
| TITLE: batsen_zs_k3_v04 | |
| Document Number: | REV: v0.1 |
| Date: 18.06.2014 15:13:12 | Sheet: 1/5 |



Eike Mense

Masterthesis DCDC, Cell connectors, ADCs

TITLE: batsen_zs_k3_v04


Document Number:

REV:
v0.1

Date: 18.06.2014 15:13:12

Sheet: 2/5

$r = 25 \text{ mm}$ $w = 1.5085 \text{ mm}$



Eike Mense

Masterthesis

Loop Antenna, RF Switch
and Signal-Conditioning



TITLE: batsen_zs_k3_v04

Document Number:







REV:
v0.1

Date: 18.06.2014 15:13:12

Sheet: 3/5




| | | |
|---------------------------|--|--------------|
| Eike Mense | | Wakeup |
| Masterthesis | | |
| TITLE: batsen_zs_k3_v04 | | |
| Document Number: | | REV: v0.1 |
| Date: 18.06.2014 15:13:12 | | Sheet: 4/5 |



| | | | |
|---------------------------|--|---|--------------|
| Eike Mense | | JTAG, Temperature, Masterthesis | |
| TITLE: batsen_zs_k3_v04 | | JTAG, Temperature, Balancing, Shield | |
| Document Number: | | | REV: v0.1 |
| Date: 18.06.2014 15:13:12 | | | Sheet: 5/5 |

C.2 Zellensensor mit korrigierten Designfehlern


Die Seiten 2-5 des korrigierten Designs sind identisch mit den Seiten 2-5 der Originalversion.




| | |
|---------------------------|-----------------------|
| Eike Mense | |
| Masterthesis | Controller/Tranceiver |
| TITLE: batsen_zs_k3_v04b | |
| Document Number: | REV: v0.1 |
| Date: 15.11.2014 15:51:01 | Sheet: 1/5 |

C.3 Erweiterungsmodul-Platine Version 1

D Platinenlayouts




(a) Oberseite




(b) Unterseite

Abbildung D.1: Platinenlayout 'Batsen ZS Klasse 3 v0.4'




(a) Oberseite




(b) Unterseite

Abbildung D.2: Platinenlayout 'Batsen ZS Klasse 3 v0.4 Revision 1' mit korrigierter JTAG-Test Verbindung und fester Verbindung von GDO0 zu einem Interrupt-Pin



(a) Oberseite



(b) Unterseite

Abbildung D.3: Platinenlayout 'Batsen ZS Klasse 3 Erweiterungsmodul v0.1'

E Quellcode

In den Tabellen [E.1](#) und [E.2](#) sind alle Quellcode-Dateien aufgelistet, die für den Zellsensor Klasse 3 Version v0.4 notwendig sind. Es ist jeweils aufgelistet ob die Dateien für diese Arbeit neu erstellt wurden, oder auf bereits vorhandenem Quellcode-Material beruhen. In der letzten Spalte sind jeweils die Änderungen im Vergleich zur Softwareversion aus der Arbeit von Sassano [\[9\]](#) aufgeführt. Im Quellcode selber ist bei allen Dateien, die geändert wurden jede Änderung mit Datum und dem Kürzel EM versehen, um zu Kennzeichnen welche Änderungen für diese Arbeit gemacht wurden.

| Dateiname | Autor | Änderungsdatum | Änderungen für Zellsensor Klasse 3 Version v0.4 |
|-------------|-------|----------------|--|
| adc12.c | NS | 04.08.14 | Funktionsdeklaration in H-Datei Verschoben. |
| adc12.h | NS | 04.08.14 | Pin Definition geändert. Zwei neue Funktionsdeklarationen aus C-Datei übernommen. |
| adc24.c | EM | 08.10.14 | Neu Angelegt. |
| adc24.h | EM | 08.10.14 | Neu Angelegt. |
| adg918.c | PD | | Keine Änderungen. |
| adg918.h | PD | 24.07.14 | Pin Definition geändert. |
| as3930.c | PD | | Keine Änderungen. |
| as3930.h | PD | 31.07.14 | Pin Definition geändert. |
| balancing.c | NS | | Keine Änderungen. |
| balancing.h | NS | 24.07.14 | Pin Definition geändert. |
| cc1101.c | NS | 26.09.14 | Durch cc430.c ersetzt und entfernt. |
| cc1101.h | NS | 26.09.14 | Durch cc430.h ersetzt und entfernt. |
| cc430.c | EM | 26.09.14 | Neu Angelegt. Codestruktur angelehnt an cc1101.c . |
| cc430.h | EM | 26.09.14 | Neu Angelegt. Codestruktur angelehnt an cc1101.h . |
| clk.c | EM | 06.08.14 | Alle Funktionen neu geschrieben, da CC430 anderen Takt-Kern nutzt. |
| clk.h | NS | 06.08.14 | Definition des DCO Multiplikators hinzugefügt. |
| delay.c | NS | 01.10.14 | Funktionsnamen angepasst da bei 1MHz schnellste Zählbare Zeit 20us. |
| delay.h | NS | 01.10.14 | Teilerwerte für Zählverzögerer durch Messung angepasst. Funktionsnamen angepasst da bei 1MHz schnellste Zählbare Zeit 20us. |
| hal_pmm.c | TI | | Übernommen aus den CC430-RF-Examples |
| hal_pmm.h | TI | | Übernommen aus den CC430-RF-Examples |
| i2c.c | NS | 31.07.14 | Generische Auswahl der I2C Pins eingefügt. War zuvor nicht notwendig, da USART-Pins beim MSP430F235 fest verdrahtet waren. |
| i2c.h | NS | 31.07.14 | Definitionen für generische Pinauswahl hinzugefügt. |

Tabelle E.1: ChangeLog der Zellsensor-Software Teil 1 - PD - Phillip Durdaut [8]; NS - Nico Sassano [9]; EM - Eike Mense; TI - Texas Instruments

| Dateiname | Autor | Änderungs- datum | Änderungen für Zellsensor Klasse 3 Version v0.4 |
|--------------|-------|---------------------|---|
| init.c | NS | 26.09.14 | Aufruf der cc430 Funktionen anstelle der cc1101 Funktionen. Initialisierung des Externen ADC |
| init.h | NS | | Keine Änderungen |
| isr.c | EM | 08.10.14 | Vollständig neu Angelegt, da Code Composer Studio 5 andere Interrupt-Vektor definitionen benötigt als die zuvor verwendete Kombination aus MPS-GCC und Eclipse. |
| led.c | PD | | Keine Änderungen |
| led.h | PD | 24.07.14 | Pin Definition geändert |
| main.c | NS | | Globale Variablen für ADC24 erstellt. Feste Paketgröße eingestellt. cc1101-Aufrufe in cc430-Aufrufe geändert |
| main.h | NS | 08.10.14 | cc430.h inkludiert cc1101.h entfernt. adc24.h inkludiert. Definitionen für 1000,1500 und 1900 Burst-Werte hinzugefügt. Definitionen für ADC-Auswahl hinzugefügt. |
| RF1A.c | TI | | Übernommen aus den CC430-RF-Examples |
| RF1A.h | TI | | Übernommen aus den CC430-RF-Examples |
| tempsensor.c | NS | 30.07.14 | i2c_init() wird nun durch te_ü_sensor_init() aufgerufen, für den Fall das dies nicht während der Sensor Initialisierung geschieht. |
| tempsensor.h | NS | 30.07.14 | Pin Definition geändert |
| timer.c | NS | 05.08.14 | Fallunterscheidung zwischen Internem 12-Bit und Externem 24-Bit für die Timereinstellung des Zeitfensters eingeführt. |
| timer h | NS | | Keine Änderungen |
| types.c | PD | | Keine Änderungen |

Tabelle E.2: ChangeLog der Zellsensor-Software Teil 2 - PD - Phillip Durdaut [8]; NS - Nico Sassano [9]; EM - Eike Mense; TI - Texas Instruments

E.1 main.c

```

1  /*****
2  ** Description:   main.c
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:        06/03/2013
5  ** Last Update: 25/09/2014 – EM
6  ** Author:      Nico Sassano
7  *****/
9  #include "main.h"
11 volatile uint8_t state = 0;
13 /*****
14 ** CLK
15 *****/
16 uint8_t clk_set = 1;
17
18 /*****
19 ** RX
20 *****/
21 volatile uint8_t rx_command = COMMAND_WAIT;
22 volatile uint8_t rx_data_length = 0;
23 volatile uint8_t tx_data_length = 0;
24
25 /*****
26 ** Balancing
27 *****/
28 volatile uint16_t balancing_volt = 0x500; // Zielwert der Balancierung
29 volatile uint16_t balancing_time = 0x000;
30 volatile uint8_t balanc_state = OFF;
31 volatile uint8_t temp_state = TEMP_NORMAL;
32 volatile uint16_t upper_balanc_temp = 0x250;
33 volatile uint16_t lower_balanc_temp = 0x200;
34 volatile uint16_t upper_alarm_temp = 0x1A00;
35 volatile uint16_t lower_alarm_temp = 0x1900;
36
37 /*****
38 ** Data buffer
39 *****/
40 uint16_t config_value;
41 volatile uint16_t sample_burst_buf[BURST_VALUES];
42 volatile uint16_t sample_buf_volt; // The latest cell voltage sample
43 volatile uint16_t sample_buf_temp;
44 volatile uint16_t sample_buf_temp_msp;
45
46 /*****
47 ** Burst Mode
48 *****/
49 volatile uint8_t burst_freq = 0; // Burst Frequenz
50 volatile uint16_t burst_values = 0; // Anzahl der erwarteten Burst Werte
51 volatile uint16_t burst_counter = 0; // Counter der Burst-Werte
52 volatile uint8_t burst_frame_counter = 0;
53 volatile uint8_t burst_frame_lenght = 50; // 50 -> 25 Werten
54 volatile uint8_t frame_number = 0;
55 volatile uint8_t burst_error = 0;
56 volatile uint8_t burst_error_flag = 0;
57
58 /*****
59 ** Kalibrierung
60 *****/
61 volatile uint8_t cali_pos_offset_tmp102 = 0;
62 volatile uint8_t cali_neg_offset_tmp102 = 0;
63 volatile uint8_t cali_pos_offset_msp430 = 0;
64 volatile uint8_t cali_neg_offset_msp430 = 0;
65 volatile uint8_t cali_pos_offset_adc = 0;
66 volatile uint8_t cali_neg_offset_adc = 0;
67
68 /*****
69 ** ADC24 added 25/09/2014 – EM
70 *****/
71 volatile uint16_t adc24_settling_time = 0;
72 volatile uint8_t adc24_mode = ADC24_SINGLE_MODE;
73 // volatile uint8_t adc_select = ADC12_INT_SELECT;
74 volatile uint8_t adc_select = ADC24_EXT_SELECT;
75 /*****
76 ** Interruptflags
77 *****/
78 volatile uint8_t irq_mode = TX_MODE; // PORT1 IRQ Status
79 volatile uint8_t irq_send_done_flag = 0; // cc430 senden
80 volatile uint8_t irq_alert = 0; // TMP102 Alarm
81 volatile uint8_t irq_timera = 0; // Status TimerA
82 volatile uint8_t irq_timerb = 0; // Status TimerB

```

```

83
84 /*****
85 ** Communication states
86 *****/
87 volatile uint8_t command_recived = 0;
88 volatile uint8_t wakeup_state = 0x00;
89
90 volatile uint8_t brate_start = 100; // changed 25/09/2014 – EM
91 volatile uint8_t brate = 100; // changed 25/09/2014 – EM
92
93 void tx_carrier(void);
94 void tx_packet(uint8_t, uint8_t *);
95 uint8_t Test_Paket[4] = {0, 0xaa, 0, 0xaa};
96 uint8_t packet[64] = {0}; // changed 25/09/2014 – EM Allokierung mit
97 // Variabler Größe zur Laufzeit nicht möglich.
98 // 64-Byte maximale Länge der FIFO
99
100 int main(void) {
101     WDCTL = WDTFW+WDTHOLD; // Stop watchdog timer
102
103     // P5DIR |= 0x0001;
104     // P5DIR |= 0x0002;
105     // P5DIR |= 0x0004;
106     // P5DIR |= 0x0008;
107     // P5DIR |= 0x0010;
108     // P5DIR |= 0x0020;
109     //
110     // P5OUT |= 0x0001;
111     // P5OUT |= 0x0002;
112     // P5OUT |= 0x0004;
113     // P5OUT |= 0x0008;
114     // P5OUT |= 0x0010;
115     // P5OUT |= 0x0020;
116     //
117     //
118     // while(1);
119
120     //P5SEL |= BIT5;
121     //P5DIR |= BIT5;
122
123     /*****
124     ** Initialisierung
125     *****/
126     init();
127
128     // /*** Soll nicht einschlafen ***/
129     // EXIT_LPM4;
130     // Disable and clear the wake interrupt as the sensor is awake now
131     AS3930_WAKE_IRQ_DISABLE;
132     AS3930_WAKE_CLEAR_IRQ;
133
134     // Configure packet received interrupt
135     CC430_END_OF_PKT_CLEAR_IRQ; // changed 25/09/2014 – EM
136     CC430_END_OF_PKT_IRQ_ENABLE; // changed 25/09/2014 – EM
137
138     // Turn on the red LED
139     led_on(LED_AWAKE);
140     //TIMER_B_START;
141
142     // Change to RX state
143     adg918_transceiver(); // Connect the loop antenne with the transceiver
144     adc12_volt_init(clk_set); // Initialize ADC
145
146     state = S_WAKEUP;
147     //tx_packet(4, Test_Paket);
148
149
150     rx_data_length = 0; // Standart Datenlänge empfangen
151     cc430_set_rx(brate_start);
152     rx(HEADER_LENGTH + rx_data_length);
153
154     //
155     //
156     /*****
157     ** Endless loop
158     *****/
159     while(1) {
160         if (command_recived > 0)
161         { // Kommando wurde empfangen
162             // Determine what the base station wants this sensor to do now

```

```

switch (rx_command) {
169  /******
171  ** Unbekanntes Kommando empfangen
173  *****/
175  case COMMAND_DOWNLINK_UNKOWN: {
177      rx (HEADER_LENGTH + rx_data_length);
179      } break;
181  /******
183  ** Kommando zum WAKEUP empfangen
185  *****/
187  case COMMAND_WAKEUP: {
189      state = S_WAKEUP_RX;
191      rx (HEADER_LENGTH + rx_data_length);
193      } break;
195  /******
197  ** Senden des AWAKE Test
199  *****/
201  case COMMAND_DOWNLINK_IS_AWAKE: {
203      uint8_t packet[HEADER_LENGTH] = {0}; // changed (s.o.) 25/09/2014 – EM
205      packet[0] = ADDRESS_BASE_STATION;
207      packet[1] = ADDRESS_THIS_SENSOR;
209      packet[2] = 0x01;
211      packet[3] = 0x00;
213      tx_packet(HEADER_LENGTH, packet);
215      rx (HEADER_LENGTH + rx_data_length);
217      } break;
219  /******
221  ** Einstellung zum Empfang von Konfigurationen
223  *****/
225  case COMMAND_DOWNLINK_CONFIG_SET: {
227      rx (HEADER_LENGTH + rx_data_length);
229      } break;
231  /******
233  ** Konfiguration empfangen, danach neu Konfigurieren
235  *****/
237  case COMMAND_DOWNLINK_CONFIG: {
239      /******
241      ** Temperatursensor konfigurieren
243      *****/
245      temp_sensor_set_alert(lower_alarm_temp, upper_alarm_temp);
247      rx (HEADER_LENGTH + rx_data_length);
249      } break;
251  /******
253  ** Kalibrierung des TMP102
255  *****/
257  case COMMAND_DOWNLINK_CALIBRATION_TMP102: {
259      rx (HEADER_LENGTH + rx_data_length);
261      } break;
263  /******
265  ** Kalibrierung des MSP430
267  *****/
269  case COMMAND_DOWNLINK_CALIBRATION_MSP430: {
271      rx (HEADER_LENGTH + rx_data_length);
273      } break;
275  /******
277  ** Aufnahme der einfachen Spannungs- und Temp.-Messung
279  *****/

```

```

253 *****/
254 case COMMAND_DOWNLINK_SAMPLE_VOLTAGE_TEMPERATURE: {
255     // IRQ TimerA anhalten
256     // Da Interrupt stört NS 27.06.13
257     if (IRQ_TIMER_A_IS_BALANCING) {
258         TIMER_A_STOP;
259         TIMER_A_0_CM_IRQ_DISABLE;
260     }
261
262     if (balanc_state == OFF) //TEST
263         sample_buf_volt = adc12_get_volt_sample(cik_set);
264
265     sample_buf_temp = temp_sensor_get_temp();
266     sample_buf_temp = sample_buf_temp + cali_pos_offset_tmp102;
267     sample_buf_temp = sample_buf_temp - cali_neg_offset_tmp102;
268
269
270     // IRQ TimerA vortsetzen
271     if (IRQ_TIMER_A_IS_BALANCING) {
272         TIMER_A_0_CM_IRQ_ENABLE;
273         TIMER_A_START_UP_MODE;
274     }
275
276     rx (HEADER_LENGTH + rx_data_length);
277 } break;
278
279
280 /******
281 ** Senden der einfachen Spannungs- und Temp.-Messung
282 *****/
283 case COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE: {
284     //
285     uint8_t packet[8]; // changed (s.o.) 25/09/2014 - EM
286
287     packet[0] = ADDRESS_BASE_STATION;
288     packet[1] = ADDRESS_THIS_SENSOR;
289     packet[2] = COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE;
290     packet[3] = 0x00;
291
292     packet[4] = (uint8_t)((sample_buf_volt >> 8) & 0x0F);
293     packet[5] = (uint8_t)((sample_buf_volt >> 0) & 0xFF);
294
295     packet[6] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
296     packet[7] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
297
298
299     tx_packet(8, packet);
300
301     rx (HEADER_LENGTH + rx_data_length);
302 } break;
303
304 /******
305 ** Aufnahme der einfachen Spannungs- und Temp.-Messung
306 *****/
307 case COMMAND_DOWNLINK_SAMPLE_VOLTAGE_TEMPERATURE_ALL: {
308     // IRQ TimerA anhalten
309     // Da Interrupt stört NS 27.06.13
310     if (IRQ_TIMER_A_IS_BALANCING) {
311         TIMER_A_STOP;
312         TIMER_A_0_CM_IRQ_DISABLE;
313     }
314
315     sample_buf_volt = adc12_get_volt_sample(cik_set);
316
317     sample_buf_temp = temp_sensor_get_temp();
318     sample_buf_temp = sample_buf_temp + cali_pos_offset_tmp102;
319     sample_buf_temp = sample_buf_temp - cali_neg_offset_tmp102;
320
321     sample_buf_temp_msp = adc12_get_temp_sample(cik_set);
322
323
324     // IRQ TimerA vortsetzen
325     if (IRQ_TIMER_A_IS_BALANCING) {
326         TIMER_A_0_CM_IRQ_ENABLE;
327         TIMER_A_START_UP_MODE;
328     }
329
330     rx (HEADER_LENGTH + rx_data_length);
331 } break;
332
333
334 /******
335 ** Senden der einfachen Spannungs- und Temp.-Messung
336 *****/

```

```

339     case COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE_ALL: {
340 //         uint8_t packet[10]; // changed (s.o.) 25/09/2014 – EM
341
342         packet[0] = ADDRESS_BASE_STATION;
343         packet[1] = ADDRESS_THIS_SENSOR;
344         packet[2] = COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE;
345         packet[3] = 0x00;
346
347         packet[4] = (uint8_t)((sample_buf_volt >> 8) & 0x0F);
348         packet[5] = (uint8_t)((sample_buf_volt >> 0) & 0xFF);
349
350         packet[6] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
351         packet[7] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
352
353         packet[8] = (uint8_t)((sample_buf_temp_msp >> 8) & 0x0F);
354         packet[9] = (uint8_t)((sample_buf_temp_msp >> 0) & 0xFF);
355
356         tx_packet(10, packet);
357
358         rx(HEADER_LENGTH + rx_data_length);
359     } break;
360
361     /*****
362     ** Aufnahme der einfachen Temperaturmessung
363     ** mit TMP102
364     *****/
365     case COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_TMP102: {
366
367         // IRQ TimerA anhalten
368         // Da Interrupt stört NS 27.06.13
369         if (IRQ_TIMER_A_IS_BALANCING) {
370             TIMER_A_STOP;
371             TIMER_A_0_CM_IRQ_DISABLE;
372         }
373
374         sample_buf_temp = temp_sensor_get_temp();
375         sample_buf_temp = sample_buf_temp + cali_pos_offset_tmp102;
376         sample_buf_temp = sample_buf_temp - cali_neg_offset_tmp102;
377
378         // IRQ TimerA vortsetzen
379         if (IRQ_TIMER_A_IS_BALANCING) {
380             TIMER_A_0_CM_IRQ_ENABLE;
381             TIMER_A_START_UP_MODE;
382         }
383
384         rx(HEADER_LENGTH + rx_data_length);
385     } break;
386
387     /*****
388     ** Senden der einfachen Temperaturmessung
389     ** mit TMP102
390     *****/
391     case COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102: {
392 //         uint8_t packet[6]; // changed (s.o.) 25/09/2014 – EM
393
394         packet[0] = ADDRESS_BASE_STATION;
395         packet[1] = ADDRESS_THIS_SENSOR;
396         packet[2] = COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102;
397         packet[3] = 0x00;
398
399         packet[4] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
400         packet[5] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
401
402         tx_packet(6, packet);
403
404         rx(HEADER_LENGTH + rx_data_length);
405     } break;
406
407     /*****
408     ** Aufnahme der einfachen Temperaturmessung
409     ** mit TMP102 zur Kalibrierung
410     *****/
411     case COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_TMP102_CALI: {
412
413         // IRQ TimerA anhalten
414         // Da Interrupt stört NS 27.06.13
415         if (IRQ_TIMER_A_IS_BALANCING) {
416             TIMER_A_STOP;
417             TIMER_A_0_CM_IRQ_DISABLE;
418         }
419
420         sample_buf_temp = temp_sensor_get_temp();

```

```

423
425     // IRQ TimerA vortsetzen
426     if (IRQ_TIMER_A_IS_BALANCING) {
427         TIMER_A_0_CM_IRQ_ENABLE;
428         TIMER_A_START_UP_MODE;
429     }
430
431     delay_ms(1);
432
433     rx(HEADER_LENGTH + rx_data_length);
434 } break;
435
436 /*****
437 ** Senden der einfachen Temperaturmessung
438 ** mit TMP102 zur Kalibrierung
439 *****/
440 case COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102_CALI: {
441     //
442     uint8_t packet[6]; // changed (s.o.) 25/09/2014 – EM
443
444     packet[0] = ADDRESS_BASE_STATION;
445     packet[1] = ADDRESS_THIS_SENSOR;
446     packet[2] = COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102_CALI;
447     packet[3] = 0x00;
448
449     packet[4] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
450     packet[5] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
451
452     tx_packet(6, packet);
453
454     rx(HEADER_LENGTH + rx_data_length);
455 } break;
456
457 /*****
458 ** Aufnahme der einfachen Temperaturmessung
459 ** mit MSP430 zur Kalibrierung
460 *****/
461 case COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_MSP430_CALI: {
462     sample_buf_temp_msp = adc12_get_temp_sample(clk_set);
463     delay_ms(1);
464
465     rx(HEADER_LENGTH + rx_data_length);
466 } break;
467
468 /*****
469 ** Senden der einfachen Temperaturmessung
470 ** mit MSP430 zur Kalibrierung
471 *****/
472 case COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430_CALI: {
473     //
474     uint8_t packet[6]; // changed (s.o.) 25/09/2014 – EM
475
476     packet[0] = ADDRESS_BASE_STATION;
477     packet[1] = ADDRESS_THIS_SENSOR;
478     packet[2] = COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430_CALI;
479     packet[3] = 0x00;
480
481     packet[4] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
482     packet[5] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
483
484     tx_packet(6, packet);
485
486     rx(HEADER_LENGTH + rx_data_length);
487 } break;
488
489 /*****
490 ** Aufnahme der einfachen Temperaturmessung
491 ** mit MSP430
492 *****/
493 case COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_MSP430: {
494     sample_buf_temp = adc12_get_temp_sample(clk_set);
495     sample_buf_temp = sample_buf_temp + cali_pos_offset_msp430;
496     sample_buf_temp = sample_buf_temp - cali_neg_offset_msp430;
497     delay_ms(1);
498
499     rx(HEADER_LENGTH + rx_data_length);
500 } break;
501
502 /*****
503 ** Senden der einfachen Temperaturmessung
504 ** mit MSP430
505 *****/
506 case COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430: {

```

```

509 //          uint8_t packet[6]; // changed (s.o.) 25/09/2014 – EM
511          packet[0] = ADDRESS_BASE_STATION;
513          packet[1] = ADDRESS_THIS_SENSOR;
513          packet[2] = COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430;
513          packet[3] = 0x00;
515          packet[4] = (uint8_t)((sample_buf_temp >> 8) & 0x0F);
517          packet[5] = (uint8_t)((sample_buf_temp >> 0) & 0xFF);
519          tx_packet(6, packet);
521          rx(HEADER_LENGTH + rx_data_length);
523      } break;
525      /******
525      ** Aufnahme der einfachen Spannungsmessung
525      *****/
527      case COMMAND_DOWNLINK_SAMPLE_VOLTAGE: {
529          sample_buf_volt = adc12_get_volt_sample(clk_set);
529          delay_ms(1);
531
533          rx(HEADER_LENGTH + rx_data_length);
535      } break;
537      /******
537      ** Senden der einfachen Spannungsmessung
537      *****/
539      case COMMAND_DOWNLINK_SEND_VOLTAGE: {
541 //          uint8_t packet[6]; // changed (s.o.) 25/09/2014 – EM
543          packet[0] = ADDRESS_BASE_STATION;
545          packet[1] = ADDRESS_THIS_SENSOR;
547          packet[2] = 0x00; //COMMAND_DOWNLINK_SEND_VOLTAGE;
547          packet[3] = 0x00;
549          packet[4] = (uint8_t)((sample_buf_volt >> 8) & 0x0F);
551          packet[5] = (uint8_t)((sample_buf_volt >> 0) & 0xFF);
553          tx_packet(6, packet);
555          rx(HEADER_LENGTH + rx_data_length);
557      } break;
559      /******
559      ** Kommando zum Balancing empfangen
559      *****/
561      case COMMAND_DOWNLINK_BALANCING_ON: {
561          timer_a_init_balanc(); // TimerA wird initialisiert
563          TIMER_A_START_UP_MODE;
563          balanc_state = ON;
565          rx(HEADER_LENGTH + rx_data_length);
567      } break;
569      /******
569      ** Kommando zum Balancing ausschalten empfangen
569      *****/
571      case COMMAND_DOWNLINK_BALANCING_OFF: {
573          TIMER_A_STOP;
573          balancing_off();
573          balanc_state = OFF;
575
577          rx(HEADER_LENGTH + rx_data_length);
579      } break;
581      /******
581      ** Kommando zur Burstmessung
581      *****/
583      case COMMAND_DOWNLINK_BURST_MODE: {
585          // DOO auf 16 MHz setzen
587          clk_init_MHz(16);
587          clk_set = 16; //CLK ist auf 16MHz gesetzt
589          //
589          adc12_volt_init(clk_set); // Initialize ADC auf 16 MHz
591          burst_counter = 0; // Zurücksetzen

```

```

593 // Interrupt sperren
594 CC430_BURST_SIG_IRQ_DISABLE; // changed 25/09/2014 – EM
595 CC430_BURST_SIG_CLEAR_IRQ; // changed 25/09/2014 – EM
596
597 // IRQ TimerA anhalten
598 // Da Interrupt stört NS 27.06.13
599 if (IRQ_TIMER_A_IS_BALANCING) {
600     TIMER_A_STOP;
601     TIMER_A_0_CM_IRQ_DISABLE;
602 }
603 // changed 25/09/2014 – EM
604 cc430_init_burst(); // Auf Empfang konfigurieren
605 cc430_reset(); // cc430 reset
606 cc430_config_no_packet_rx(); // Auf asynchronen Empfang stellen
607 cc430_burst_rx(); // Ab hier wird empfangen
608 IRQ_SET_BURST; // IRQ auf Burst Mode stellen
609 delay_ms(32); // Wartezeit
610
611 // Interrupt freischalten
612 CC430_BURST_SIG_CLEAR_IRQ; // changed 25/09/2014 – EM
613 CC430_BURST_SIG_IRQ_ENABLE; // changed 25/09/2014 – EM
614 // Ab hier wird Interruptgesteuert empfangen
615
616 command_recived = 0;
617 } break;
618
619 /******
620 ** Kommando wenn vorher BURST MODE war, um CLK unzustellen
621 *****/
622 case COMMAND_BACK_FROM_BURST: {
623     _DINT(); // Globale Interrupts ausschalten
624     clk_init_MHz(1);
625     _EINT(); // Globale Interrupts einschalten
626
627 // IRQ TimerA fortsetzen
628 // Da Interrupt stört NS 27.06.13
629 if (IRQ_TIMER_A_IS_BALANCING) {
630     TIMER_A_START_UP_MODE;
631     TIMER_A_0_CM_IRQ_ENABLE;
632 }
633
634 rx (HEADER_LENGTH + rx_data_length);
635 } break;
636
637 /******
638 ** Leersendung
639 *****/
640 case COMMAND_DOWNLINK_BURST_CHECK: {
641     rx (HEADER_LENGTH + rx_data_length);
642 } break;
643
644 /******
645 ** Anfrage der Burst Daten
646 *****/
647 case COMMAND_DOWNLINK_BURST_DATA_IRQ: {
648     //Berechnung der Anzahl der Frames
649     uint16_t index = burst_counter;
650     //burst_counter = 0; // Zurücksetzen
651     burst_frame_counter = 0; // Zurücksetzen
652
653     while (index >= (burst_frame_lenght/2)) {
654         burst_frame_counter++;
655         index = index - (burst_frame_lenght/2);
656     }
657     // if (index != 0) // Berechnung wenn weniger als (burst_frame_lenght/2) übrig bleibt
658     // burst_frame_counter++;
659
660 // uint8_t packet[4]; // changed (s.o.) 25/09/2014 – EM
661
662 packet[0] = ADDRESS_BASE_STATION;
663 packet[1] = ADDRESS_THIS_SENSOR;
664 packet[2] = burst_frame_counter; // Anzahl der Frames
665 packet[3] = burst_frame_lenght; // Länge der Frames ohne Header
666
667 tx_packet(4, packet);
668
669 rx (HEADER_LENGTH + rx_data_length);
670 } break;
671

```

```

679  /******
680  ** Senden der Burst Daten an das Batteriesteuergerät
681  *****/
682  case COMMAND_DOWNLINK_BURST_DATA_RX: {
683
684      uint16_t seq_number      = 0;
685      uint8_t  sample_counter  = 0;
686      uint8_t  packages_counter = 0;
687      //      uint8_t packet[64]; // changed (s.o.) 25/09/2014 – EM
688
689      packet[0] = ADDRESS_BASE_STATION;
690      packet[1] = ADDRESS_THIS_SENSOR;
691      packet[2] = seq_number; // Anzahl der Frames
692      packet[3] = frame_number; // Länge der Frames ohne Header
693
694      for (packages_counter=0;packages_counter < burst_frame_lenght;packages_counter++) {
695          packet[HEADER_LENGTH + packages_counter] = (uint8_t)((sample_burst_buf[(frame_number*(burst_frame_lenght/2)) +
696 sample_counter] >> 8) & 0xFF);
697          seq_number++; // Sequenznummer hochzählen
698          packages_counter++;
699          packet[HEADER_LENGTH + packages_counter] = (uint8_t)((sample_burst_buf[(frame_number*(burst_frame_lenght/2)) +
700 sample_counter] >> 0) & 0xFF);
701          seq_number++; // Sequenznummer hochzählen
702          sample_counter++;
703      }
704
705      tx_packet((HEADER_LENGTH + burst_frame_lenght),packet);
706
707      rx(HEADER_LENGTH + rx_data_length);
708  } break;
709
710  /******
711  ** Kommando SLEEP empfangen
712  *****/
713  case COMMAND_DOWNLINK_SLEEP: {
714
715      led_on(LED_ALL);
716      delay_ms(1000);
717      led_off(LED_ALL);
718
719      init_for_sleep();
720
721      ENTER_LPM4;
722  } break;
723
724  /******
725  **
726  *****/
727  case COMMAND_WAIT: {
728
729      rx(HEADER_LENGTH + rx_data_length);
730  } break;
731  }
732 }
733 return 0;
734 }
735
736 /******
737 **
738 **
739 **
740 *****/
741 void rx(uint8_t packages) {
742     cc430_set_rx(brate); // changed 25/09/2014 – EM
743     IRQ_SET_RX;
744     CC430_END_OF_PKT_CLEAR_IRQ; // Clear the sync word detected interrupt // changed 25/09/2014 – EM
745     CC430_END_OF_PKT_IRQ_ENABLE; // Enable the sync word detected interrupt // changed 25/09/2014 – EM
746     CC430_END_OF_PKT_CLEAR_IRQ; // changed 25/09/2014 – EM
747     cc430_rx(packages); // Transceiver in RX state // changed 25/09/2014 – EM
748     command_recived = 0;
749 }
750
751 /******
752 **
753 **
754 *****/
755 void tx_carrier(void) {
756     led_on(LED_TX);
757     adg918_transceiver();
758     cc430_init(); // changed 25/09/2014 – EM
759     cc430_reset(); // Reset chip and go to idle state
760     SetVCore(2);

```

```

761
763 cc430_config_no_packet(); // changed 25/09/2014 – EM
// Internal timer output (10.5 kHz) to Radio TX
765 // NOTE: SMARTF_CC430 IOCFG0 should = 0x2E. When IOCFG0 = 0x2D,
// asynchronous data into the radio is taken from GDO0 and not the timer.
767 TA1CCR0 = 50;
TA1CCR1 = 50;
769
TA1CCTL0 = OUTMOD_4;
771 TA1CCTL1 = OUTMOD_4;
TA1CTL = TASSEL_SMCLK + MC_1 + TACLR;
773
//Transmit the TX waveform asynchronously
775
777 cc430_tx_carrier(); // changed 25/09/2014 – EM
779 while(1);
}
781 /*****
782 **
783 **
784 *****/
785 void tx_packet(uint8_t packetes, uint8_t *txbuf) {
787 /*****
* Sendezeit optimierung 26.03.13 NS
789 *****/
cc430_set_tx(brate); // changed 25/09/2014 – EM
791 IRQ_SET_TX;
CC430_END_OF_PKT_CLEAR_IRQ; // Clear the sync word detected interrupt // changed 25/09/2014 – EM
793 CC430_END_OF_PKT_IRQ_ENABLE; // Enable the sync word detected interrupt
795 if (IRQ_TIMERA_IS_BALANCING) {
TIMER_A_STOP;
797 TIMER_A_0_CM_IRQ_DISABLE;
}
799
led_on(LED_TX);
801 cc430_fill_tx_fifo(txbuf, packetes); // changed 25/09/2014 – EM
cc430_tx(packetes); // changed 25/09/2014 – EM
803
while (!irq_send_done_flag);
805
if (IRQ_TIMERA_IS_BALANCING) {
807 TIMER_A_0_CM_IRQ_ENABLE;
TIMER_A_START_UP_MODE;
809 }
//delay_ms(10);
811 led_off(LED_TX);
813
irq_send_done_flag = 0;
815
cc430_idle(); // changed 25/09/2014 – EM
817
}

```

code/ZSK3V04/main.c

E.2 main.h

```

1  /*****
2  **   Description:   main.h
3  **   Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  **   Date:         06/03/2013
5  **   Last Update:  08/10/204 – EM
6  **   Author:       Nico Sassano
7  *****/
8
9  #ifndef MAIN_H_
10 #define MAIN_H_
11
12 #include <cc430f5137.h>
13 #include <signal.h>
14 #include <stdio.h>
15
16 #include "types.h"
17 #include "adc12.h"
18 #include "adg918.h"
19 #include "as3930.h"
20 #include "balancing.h"
21 #include "cc430.h" // changed 28/08/204 – EM
22 #include "delay.h"
23 #include "led.h"
24 #include "i2c.h"
25 #include "temp_sensor.h"
26 #include "timer.h"
27 #include "clk.h"
28 #include "init.h"
29 #include "RF1A.h"
30 #include "hal_pmm.h"
31 #include "adc24.h" // changed 28/08/204 – EM
32
33 /*
34  Fix error in msp430x23x.h
35 */
36
37 // #define __MSP430_HAS_ADC12__
38 // #include <msp430/adc12.h>
39
40 /*
41  Defines
42 */
43
44 #define ENABLE_LEDS
45
46 // TPS Controll
47
48 #define TPS61201_PxDIR (P3DIR)
49 #define TPS61201_PxOUT (P3OUT)
50 #define TPS61201_PIN (BIT1)
51
52 #define TPS61201_INIT TPS61201_PxDIR |= TPS61201_PIN ;
53 #define TPS61201_ENABLE TPS61201_PxOUT |= TPS61201_PIN
54 #define TPS61201_DISABLE TPS61201_PxOUT &=~TPS61201_PIN
55
56 #define ON 0x01
57 #define OFF 0x00
58 // Testport deklaration
59
60 #define TEST_PORT_PxDIR (P2DIR)
61 #define TEST_PORT_PxOUT (P2OUT)
62 #define TEST_PORT_PIN (BIT7)
63
64 #define TEST_PIN_ON TEST_PORT_PxOUT |= TEST_PORT_PIN
65 #define TEST_PIN_OFF TEST_PORT_PxOUT &=~TEST_PORT_PIN
66
67 #define ENABLE_LEDS
68
69 #define DOWNLINK_DATA_BYTES 4//6 // Incl. address byte
70 #define UPLINK_DATA_BYTES 7//11 // Incl. address byte
71
72 // Frequency offset added to the base frequency (in units of 1.59 kHz – 1.65 kHz)
73 #define FREQUENCY_OFFSET 0 // changed 28/08/204 – EM
74
75 // Address definitions
76 #define BROADCAST 0x00
77 #define ADDRESS_BASE_STATION 0xFF
78 #define ADDRESS_THIS_SENSOR 0x06
79
80 /*** Downlink commands *****/
81 #define COMMAND_WAKEUP 0x00
82 #define COMMAND_WAKEUP_DONE 0x01
83 #define COMMAND_DOWNLINK_IS_AWAKE 0x02

```

```

84 #define COMMAND_DOWNLINK_SAMPLE_VOLTAGE          0x03
#define COMMAND_DOWNLINK_SEND_VOLTAGE            0x04
#define COMMAND_DOWNLINK_SLEEP                   0x05
86 #define COMMAND_DOWNLINK_SAMPLE_TEMPERATURE     0x06
#define COMMAND_DOWNLINK_SEND_TEMPERATURE       0x07
88 #define COMMAND_DOWNLINK_BALANCING_ON           0x08
#define COMMAND_DOWNLINK_BALANCING_OFF         0x09
90 #define COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE 0x0A
#define COMMAND_DOWNLINK_SAMPLE_VOLTAGE_TEMPERATURE 0x0B
92 #define COMMAND_DOWNLINK_BURST_MODE            0x0C
#define COMMAND_DOWNLINK_BURST_DATA_RQ         0x0D
94 #define COMMAND_DOWNLINK_BURST_DATA_RX         0x0E
#define COMMAND_DOWNLINK_BURST_CHECK           0x0F
96 #define COMMAND_DOWNLINK_CONFIG_SET            0x10
#define COMMAND_DOWNLINK_CONFIG                0x11
98 #define COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_TMP102 0x12
#define COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102 0x13
100 #define COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_TMP102_CALI 0x14
#define COMMAND_DOWNLINK_SEND_TEMPERATURE_TMP102_CALI 0x15
102 #define COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_MSP430 0x16
#define COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430 0x17
104 #define COMMAND_DOWNLINK_SAMPLE_TEMPERATURE_MSP430_CALI 0x18
#define COMMAND_DOWNLINK_SEND_TEMPERATURE_MSP430_CALI 0x19
106 #define COMMAND_DOWNLINK_CALIBRATION_TMP102    0x1A
#define COMMAND_DOWNLINK_CALIBRATION_MSP430     0x1B
108 #define COMMAND_DOWNLINK_CALIBRATION_ADC       0x1C
#define COMMAND_DOWNLINK_SEND_VOLTAGE_TEMPERATURE_ALL 0x1D
110 #define COMMAND_DOWNLINK_SAMPLE_VOLTAGE_TEMPERATURE_ALL 0x1E

112

114 #define COMMAND_BACK_FROM_BURST                0xFD
#define COMMAND_WAIT                             0xFE
116 /*** TEST_DOWNLINKS *****/
#define COMMAND_DOWNLINK_ERROR_TEST              0x99

118

#define COMMAND_DOWNLINK_UNKOWN                  0xFF

120

#define HEADER_LENGTH                            0x04

122

/*****
** Frequenzen für die Burstmessung
*****/
124 #define BURST_FREQ_10000HZ                      0x19
#define BURST_FREQ_8000HZ                       0x18
128 #define BURST_FREQ_6000HZ                     0x17
#define BURST_FREQ_4000HZ                       0x15
130 #define BURST_FREQ_2000HZ                     0x16
#define BURST_FREQ_1000HZ                      0x01
132 #define BURST_FREQ_950HZ                     0x02
#define BURST_FREQ_900HZ                       0x03
134 #define BURST_FREQ_850HZ                     0x04
#define BURST_FREQ_800HZ                       0x05
136 #define BURST_FREQ_750HZ                     0x06
#define BURST_FREQ_700HZ                       0x07
138 #define BURST_FREQ_650HZ                     0x08
#define BURST_FREQ_600HZ                       0x09
140 #define BURST_FREQ_550HZ                     0x0A
#define BURST_FREQ_500HZ                       0x0B
142 #define BURST_FREQ_450HZ                     0x0C
#define BURST_FREQ_400HZ                       0x0D
144 #define BURST_FREQ_350HZ                     0x0E
#define BURST_FREQ_300HZ                       0x0F
146 #define BURST_FREQ_250HZ                     0x10
#define BURST_FREQ_200HZ                       0x11
148 #define BURST_FREQ_150HZ                     0x12
#define BURST_FREQ_100HZ                       0x13
150 #define BURST_FREQ_50HZ                      0x14

152

#define BURST_VALUES                            1900
154 #define BURST_VALUES_50                       0x01
#define BURST_VALUES_100                       0x02
156 #define BURST_VALUES_150                     0x03
#define BURST_VALUES_200                       0x04
158 #define BURST_VALUES_250                     0x05
#define BURST_VALUES_300                       0x06
160 #define BURST_VALUES_350                     0x07
#define BURST_VALUES_400                       0x08
162 #define BURST_VALUES_450                     0x09
#define BURST_VALUES_500                       0x0A
164 #define BURST_VALUES_550                     0x0B
#define BURST_VALUES_600                       0x0C
166 #define BURST_VALUES_650                     0x0D
#define BURST_VALUES_700                       0x0E

```

```

168 #define BURST_VALUES_750                0x0F
169 #define BURST_VALUES_800                0x10
170 #define BURST_VALUES_850                0x11
171 #define BURST_VALUES_900                0x12
172 #define BURST_VALUES_1000               0x13 // added 08/10/204 - EM
173 #define BURST_VALUES_1500              0x14 // added 08/10/204 - EM
174 #define BURST_VALUES_1900              0x15 // added 08/10/204 - EM
175
176 /*****
177 ** Interrupt Modes
178 *****/
179 #define TX_MODE                          0x00
180 #define RX_MODE                          0x01
181 #define BURST_MODE                       0x02
182
183 #define ALERT_HIGH                       0x00
184 #define ALERT_LOW                        0x01
185
186 #define TEMP_NORMAL                      0x00
187 #define TEMP_HIGH                        0x01
188
189 /*****
190 ** TIMER Macros
191 *****/
192 #define TIMERA_BALANCING                 0x01
193
194 #define TIMERB_BURST                     0x01
195 #define TIMERB_BURST_END                 0x02
196
197 // Clock frequencies
198 #define DCOCLK                           1000000 // DCO Clock frequency
199 #define MCLK                              1000000 // Main System Clock frequency
200 #define SMCLK                             1000000 // Sub System Clock frequency
201
202 /*****
203 ** IRQ Macros
204 *****/
205 #define IRQ_SET_RX                       (irq_mode = RX_MODE)
206 #define IRQ_IS_RX                        (irq_mode == RX_MODE)
207 #define IRQ_SET_TX                       (irq_mode = TX_MODE)
208 #define IRQ_IS_TX                        (irq_mode == TX_MODE)
209 #define IRQ_SET_BURST                    (irq_mode = BURST_MODE)
210 #define IRQ_IS_BURST                     (irq_mode == BURST_MODE)
211
212 /*****
213 ** IRQ_ALERT_SET_HIGH bei zu hoher Temperatur
214 ** IRQ_ALERT_IS_LOW  bei normaler Temperatur
215 *****/
216 #define IRQ_ALERT_SET_HIGH               (irq_alert = ALERT_HIGH)
217 #define IRQ_ALERT_IS_HIGH                (irq_alert == ALERT_HIGH)
218 #define IRQ_ALERT_SET_LOW                (irq_alert = ALERT_LOW)
219 #define IRQ_ALERT_IS_LOW                 (irq_alert == ALERT_LOW)
220
221 #define TEMP_IS_NORMAL                   (temp_state == TEMP_NORMAL)
222 #define TEMP_SET_NORMAL                  (temp_state = TEMP_NORMAL)
223 #define TEMP_IS_HIGH                     (temp_state == TEMP_HIGH)
224 #define TEMP_SET_HIGH                    (temp_state = TEMP_HIGH)
225
226 /*****
227 ** IRQ TIMER
228 *****/
229 #define IRQ_TIMERB_SET_BURST              (irq_timerb = TIMERB_BURST)
230 #define IRQ_TIMERB_UNSET_BURST            (irq_timerb = 0x00)
231 #define IRQ_TIMERB_IS_BURST              (irq_timerb == TIMERB_BURST)
232
233 #define IRQ_TIMERB_SET_BURST              (irq_timerb = TIMERB_BURST)
234 #define IRQ_TIMERB_UNSET_BURST            (irq_timerb = 0x00)
235 #define IRQ_TIMERB_IS_BURST              (irq_timerb == TIMERB_BURST)
236
237 /*****
238 ** Burst Flag Macros
239 *****/
240 #define BURST_ERROR_FLAG_SET              (burst_error_flag = 0x01)
241 #define BURST_ERROR_FLAG_UNSET            (burst_error_flag = 0x00)
242 #define BURST_ERROR_FLAG_IS_SET           (burst_error_flag == 0x01)
243 #define BURST_ERROR_FLAG_IS_UNSET         (burst_error_flag == 0x00)
244
245 /*****
246 ** ADC AUSWAHL
247 *****/
248 #define ADC12_INT_SELECT 0x00 // added 28/08/204 - EM
249 #define ADC24_EXT_SELECT 0x01 // added 28/08/204 - EM
250
251 /**
252 Types

```

```
254 _____*/
255 typedef enum { S_INIT ,
256               S_SLEEP ,
257               S_RX ,
258               S_WAKEUP ,
259               S_WAKEUP_RX ,
260               S_WAKEUP_DONE ,
261               S_TX_AWAKE ,
262               S_SAMPLE ,
263               S_TX_SAMPLE ,
264               S_BALANC_FIRST_START ,
265               S_BALANC_ON ,
266               S_BALANC_OFF
267           } state_t ;
268
269
270 // uint16_t temp_high = 0x01A0; //0x01A0 -> 26°C
271 // uint16_t temp_low = 0x0190; // 0x0190 -> 25°C
272
273 _____*/
274 /*
275     Macros
276     _____*/
277
278 #define ENTER_LPM4           __bis_SR_register(LPM4_bits + GIE);
279 #define EXIT_LPM4           __bic_SR_register_on_exit(LPM4_bits);
280
281 void rx(uint8_t);
282 void tx_carrier(void);
283
284 #endif /* MAIN_H_ */
```

code/ZSK3V04/main.h

E.3 adc24.c

```

1  /*****
2  ** Description:   adc24.c
3  ** Hardware:     BATSEN ADC24 Daughterbaord for ZS Klasse 3 v0.4 – Eike Mense – 08/2014
4  ** Date:         31/08/2014
5  ** Last Update:  02/09/2014
6  ** Author:      Eike Mense
7  *****/
8
9  #include "main.h"
10
11 extern volatile uint16_t adc24_settling_time;
12 extern volatile uint8_t  adc24_mode;
13
14 void adc24_spi_setup(void)
15 {
16     ADC24_CS_PxDIR |= ADC24_CS_PIN; // CS is output
17     ADC24_CS_DISABLE; // Chip disable
18
19     UCA0CTL1 |= UCSWRST; // Hold state machine in reset
20
21     UCA0CTL0 &= ~UCCKPH; // Data is changed on rising edge
22     UCA0CTL0 &= ~UCCKPL; // Inactive clock is low
23     UCA0CTL0 |= (UCMST | UCMSB | UCSYNC); // MSB first, Master mode, Synchronous mode
24     UCA0CTL0 &= ~(UCMODE1 | UCMODE0); // 3-pin SPI
25     UCA0MCTL = 0; // No modulation
26
27     // SMCLK / 2
28     UCA0CTL1 |= (UCSSEL1 | UCSSEL0);
29     UCA0BR0 = 2;
30     UCA0BR1 = 0;
31
32     // SPI functionality for pins
33     ADC24_SPI_PxSEL |= (ADC24_SPI_MOSI_PIN | ADC24_SPI_MISO_PIN | ADC24_SPI_CLK_PIN);
34     ADC24_SPI_PxDIR |= (ADC24_SPI_MOSI_PIN | ADC24_SPI_CLK_PIN); // MOSI and CLK are outputs
35     ADC24_SPI_PxDIR &= ~ADC24_SPI_MISO_PIN; // MISO is input
36
37     UCA0CTL1 &= ~UCSWRST; // Initialize USART state machine
38 }
39
40 void ADC24_spi_write_register(u8_t address, u8_t value)
41 {
42     ADC24_CS_ENABLE; // Chip enable
43     while (UCA0STAT & UCBSY); // Wait for TX to finish
44     UCA0TXBUF = address | (ADC24_WREG); // Send configuration mode and register
45     while (UCA0STAT & UCBSY); // Wait for TX to finish
46     UCA0TXBUF = 0x00; // Write Number of Bytes –1 to write
47     while (UCA0STAT & UCBSY); // Wait for TX complete
48     UCA0TXBUF = value; // Dummy write for Read
49     while (UCA0STAT & UCBSY); // Wait for TX complete
50     ADC24_CS_DISABLE; // Chip disable
51 }
52
53 char ADC24_spi_read_register(u8_t address)
54 {
55     u8_t value;
56
57     ADC24_CS_ENABLE; // Chip enable
58     while (UCA0STAT & UCBSY); // Wait for TX to finish
59     UCA0TXBUF = address | (ADC24_RREG); // Send configuration mode and register
60     while (UCA0STAT & UCBSY); // Wait for TX to finish
61     UCA0TXBUF = 0x00; // Write Number of Bytes –1 to read
62     while (UCA0STAT & UCBSY); // Wait for TX complete
63     UCA0TXBUF = 0x00; // Dummy write for Read
64     while (UCA0STAT & UCBSY); // Wait for TX complete
65     value = UCA0RXBUF; // Read data
66     ADC24_CS_DISABLE; // Chip disable
67
68     return value;
69 }
70
71 uint32_t ADC24_spi_read_data()
72 {
73     u8_t value1, value2, value3;
74     volatile uint32_t buf;
75
76     ADC24_CS_ENABLE; // Chip enable
77     while (UCA0STAT & UCBSY); // Wait for TX to finish
78     UCA0TXBUF = ADC24_RDATA; // Send Read Data Request
79     while (UCA0STAT & UCBSY); // Wait for TX complete
80     UCA0TXBUF = 0x00; // Dummy write for Read
81 }

```

```

84     while (UCA0STAT & UCBSY);           // Wait for TX complete
85         // STATUS1
86     UCA0TXBUF = 0x00;                   // Dummy write for Read
87     while (UCA0STAT & UCBSY);           // Wait for TX complete
88         // Read STATUS2
89     UCA0TXBUF = 0x00;                   // Dummy write for Read
90     while (UCA0STAT & UCBSY);           // Wait for TX complete
91         // Read STATUS3
92     UCA0TXBUF = 0x00;                   // Dummy write for Read
93     while (UCA0STAT & UCBSY);           // Wait for TX complete
94     value1 = UCA0RXBUF;                  // Read CH1_1
95     UCA0TXBUF = 0x00;                   // Dummy write for Read
96     while (UCA0STAT & UCBSY);           // Wait for TX complete
97     value2 = UCA0RXBUF;                  // Read CH1_2
98     UCA0TXBUF = 0x00;                   // Dummy write for Read
99     while (UCA0STAT & UCBSY);           // Wait for TX complete
100    value3 = UCA0RXBUF;                  // Read CH1_3
101    // UCA0TXBUF = 0x00;                   // Dummy write for Read
102    // while (UCA0STAT & UCBSY);           // Wait for TX complete
103    // dummy = UCA0RXBUF;                  // Read CH2_1
104    // UCA0TXBUF = 0x00;                   // Dummy write for Read
105    // while (UCA0STAT & UCBSY);           // Wait for TX complete
106    // dummy = UCA0RXBUF;                  // Read Ch2_2
107    // UCA0TXBUF = 0x00;                   // Dummy write for Read
108    // while (UCA0STAT & UCBSY);           // Wait for TX complete
109    // dummy = UCA0RXBUF;                  // Read CH2_3
110    // UCA0TXBUF = 0x00;                   // Dummy write for Read
111    // while (UCA0STAT & UCBSY);           // Wait for TX complete
112    // dummy = UCA0RXBUF;                  // Check for more
113
114    ADC24_CS_DISABLE;                    // Chip disable
115
116    buf = (((uint32_t)(value1))<<16) | (((uint32_t)(value2))<<8) | (((uint32_t)(value3)));
117
118    return buf;
119 }
120
121 void ADC24_spi_command(u8_t command)
122 {
123     ADC24_CS_ENABLE;                    // Chip enable
124     while (UCA0STAT & UCBSY);           // Wait for TX to finish
125     UCA0TXBUF = command;                // Send configuration mode and register
126     while (UCA0STAT & UCBSY);           // Wait for TX to finish
127     ADC24_CS_DISABLE;                    // Chip disable
128 }
129
130 void adc24_volt_cont_init(uint8_t sps){
131     adc24_settling_time = 0;
132     adc24_mode = ADC24_CONT_MODE;
133     adc24_spi_setup();
134
135     ADC24_spi_command(ADC24_SDATAC);
136     ADC24_spi_write_register(ADC24_CONFIG1, (ADC24_CONTINUOUS | sps));
137     ADC24_spi_write_register(ADC24_CONFIG2, (ADC24_UNLOCK_CONF_2 | ADC24_PDB_REFBUF));
138     ADC24_spi_write_register(ADC24_CH1SET, ADC24_PGA_GAIN_1 | ADC24_INPUT_DIFF);
139     ADC24_spi_write_register(ADC24_CH2SET, ADC24_POWER_DOWN_CH);
140     ADC24_spi_write_register(ADC24_GPIO, 0x00);
141     ADC24_spi_command(ADC24_RDATAC); // -3.5us
142 }
143
144 void adc24_volt_init(uint8_t sps)
145 {
146     switch (sps)
147     {
148     case ADC24_125_SPS :
149         adc24_settling_time = ADC24_SET_TIME_125_SPS;
150         break;
151     case ADC24_250_SPS :
152         adc24_settling_time = ADC24_SET_TIME_250_SPS;
153         break;
154     case ADC24_500_SPS :
155         adc24_settling_time = ADC24_SET_TIME_500_SPS;
156         break;
157     case ADC24_1000_SPS :
158         adc24_settling_time = ADC24_SET_TIME_1000_SPS;
159         break;
160     case ADC24_2000_SPS :
161         adc24_settling_time = ADC24_SET_TIME_2000_SPS;
162         break;
163     case ADC24_4000_SPS :
164         adc24_settling_time = ADC24_SET_TIME_4000_SPS;
165         break;
166     case ADC24_8000_SPS :
167         adc24_settling_time = ADC24_SET_TIME_8000_SPS;

```

```

168     break;
169     default :
170         adc24_settling_time = ADC24_SET_TIME_125_SPS;
171         break;
172     }
173
174     adc24_spi_setup();
175     adc24_mode = ADC24_SINGLE_MODE;
176
177     ADC24_spi_command(ADC24_SDATAC);
178     ADC24_spi_write_register(ADC24_CONFIG1, (ADC24_SINGLE_SHOT | sps));
179     ADC24_spi_write_register(ADC24_CONFIG2, (ADC24_UNLOCK_CONF_2 | ADC24_PDB_REFBUF));
180     ADC24_spi_write_register(ADC24_CH1SET, ADC24_PGA_GAIN_1 | ADC24_INPUT_DIFF);
181     ADC24_spi_write_register(ADC24_CH2SET, ADC24_POWER_DOWN_CH);
182     ADC24_spi_write_register(ADC24_GPIO, 0x00);
183     ADC24_spi_command(ADC24_START); // ~3.5us
184 }
185
186 uint32_t adc24_volt_init_offset(uint8_t sps)
187 { volatile uint32_t adc24_volt_buf;
188   switch (sps)
189   {
190     case ADC24_125_SPS :
191         adc24_settling_time = ADC24_SET_TIME_125_SPS;
192         break;
193     case ADC24_250_SPS :
194         adc24_settling_time = ADC24_SET_TIME_250_SPS;
195         break;
196     case ADC24_500_SPS :
197         adc24_settling_time = ADC24_SET_TIME_500_SPS;
198         break;
199     case ADC24_1000_SPS :
200         adc24_settling_time = ADC24_SET_TIME_1000_SPS;
201         break;
202     case ADC24_2000_SPS :
203         adc24_settling_time = ADC24_SET_TIME_2000_SPS;
204         break;
205     case ADC24_4000_SPS :
206         adc24_settling_time = ADC24_SET_TIME_4000_SPS;
207         break;
208     case ADC24_8000_SPS :
209         adc24_settling_time = ADC24_SET_TIME_8000_SPS;
210         break;
211     default :
212         adc24_settling_time = ADC24_SET_TIME_125_SPS;
213         break;
214   }
215   adc24_spi_setup();
216   ADC24_spi_command(ADC24_SDATAC);
217   ADC24_spi_write_register(ADC24_CONFIG1, (ADC24_SINGLE_SHOT | sps));
218   ADC24_spi_write_register(ADC24_CONFIG2, (ADC24_UNLOCK_CONF_2 | ADC24_PDB_REFBUF));
219   ADC24_spi_write_register(ADC24_CH1SET, ADC24_PGA_GAIN_1 | ADC24_INPUT_DIFF);
220   ADC24_spi_write_register(ADC24_CH2SET, ADC24_POWER_DOWN_CH);
221   ADC24_spi_write_register(ADC24_GPIO, 0x00);
222   ADC24_spi_command(ADC24_START);
223   delay_10us_16MHz(adc24_settling_time*10);
224   //delay_ms(35);
225   adc24_volt_buf = ADC24_spi_read_data();
226   adc24_volt_buf >>= 5;
227   adc24_volt_buf -= 0xFFFF0;
228   return adc24_volt_buf;
229 }
230
231 uint16_t adc24_get_volt_sample_off(uint32_t offset){
232     uint32_t adc24_volt_buf;
233     ADC24_spi_command(ADC24_START);
234     delay_10us_16MHz(adc24_settling_time);
235     adc24_volt_buf =(uint16_t) ((ADC24_spi_read_data() >> 5) - offset);
236     return adc24_volt_buf;
237 }
238
239 uint16_t adc24_get_volt_sample(){
240     if(adc24_mode == ADC24_SINGLE_MODE) {
241         ADC24_spi_command(ADC24_START); // ~3.5us
242     }
243     delay_10us_16MHz(adc24_settling_time);
244     return (uint16_t) ((ADC24_spi_read_data() >> 5) - 0x22615); //~ 20us
245 }
246
247 uint32_t adc24_get_volt_full(){
248     uint32_t adc24_volt_buf;
249     //TPS61201_DISABLE;
250     ADC24_spi_command(ADC24_START);
251
252     delay_10us_16MHz(adc24_settling_time);

```

```
254 | //TPS61201_ENABLE;  
    | adc24_volt_buf = ADC24_spi_read_data();  
256 |     return adc24_volt_buf;  
258 | }
```

code/ZSK3V04/adc24.c

E.4 adc24.h

```

1  /*****
2  **   Description:   adc12.h
3  **   Hardware:     BATSEN ADC24 Daughterbaord for ZS Klasse 3 v0.4 – Eike Mense – 08/2014
4  **   Date:         31/08/2014
5  **   Last Update:  02/09/2014
6  **   Author:       Eike Mense
7  *****/
8
9
10 #ifndef ADC24_H_
11 #define ADC24_H_
12
13 #include "main.h"
14
15 #define ADC24_CS_PxDIR          P5DIR
16 #define ADC24_CS_PxOUT         P5OUT
17 #define ADC24_CS_PIN           BIT0
18
19 #define ADC24_SPI_PxSEL         P1SEL
20 #define ADC24_SPI_PxDIR        P1DIR
21 #define ADC24_SPI_PxIN         P1IN
22 #define ADC24_SPI_MOSI_PIN     BIT6
23 #define ADC24_SPI_MISO_PIN    BIT5
24 #define ADC24_SPI_CLK_PIN      BIT7
25
26 #define ADC24_CS_ENABLE         ADC24_CS_PxOUT &= ~ADC24_CS_PIN
27 #define ADC24_CS_DISABLE       ADC24_CS_PxOUT |= ADC24_CS_PIN
28 /*  COMMANDS  */
29
30 /*  SYSTEM COMMANDS  */
31
32 #define ADC24_WAKEUP            0x02
33 #define ADC24_STANDBY           0x04
34 #define ADC24_RESET             0x06
35 #define ADC24_START             0x08
36 #define ADC24_STOP              0x0A
37 #define ADC24_OFFSETCAL        0x1A
38
39 /*  DATA READ COMMANDS  */
40
41 #define ADC24_RDATAC            0x10
42 #define ADC24_SDATAC            0x11
43 #define ADC24_RDATA             0x12
44
45 /*  REGISTER READ COMMANDS  */
46
47 #define ADC24_RREG              0x20
48 #define ADC24_WREG              0x40
49
50 /*  REGISTERS  */
51
52 /*  DEVICE SETTINGS (READ-ONLY)  */
53
54 #define ADC24_ID                0x00
55
56 /*  GLOBAL SETTINGS ACROSS CHANNEL  */
57
58 #define ADC24_CONFIG1           0x01
59 #define ADC24_CONFIG2           0x02
60 #define ADC24_LOFF              0x03
61
62 /*  CHANNEL SPECIFIG SETTINGS  */
63
64 #define ADC24_CH1SET            0x04
65 #define ADC24_CH2SET            0x05
66 #define ADC24_RLD_SENS          0x06
67 #define ADC24_LOFF_SENS         0x07
68 #define ADC24_LOFF_STAT         0x08
69
70 /*  GPIO and Other Registers  */
71
72 #define ADC24_RESP1             0x09
73 #define ADC24_RESP2             0x0A
74 #define ADC24_GPIO              0x0B
75
76 /*  SETTINGS  */
77
78 #define ADC24_SINGLE_MODE       0x00
79 #define ADC24_CONT_MODE         0x01
80
81 /*  SAMPLING CONFIGURATION  */

```

```

83 #define ADC24_SINGLE_SHOT 0x80
84 #define ADC24_CONTINUOUS 0x00
85 #define ADC24_125_SPS 0x00
86 #define ADC24_250_SPS 0x01
87 #define ADC24_500_SPS 0x02
88 #define ADC24_1000_SPS 0x03
89 #define ADC24_2000_SPS 0x04
90 #define ADC24_4000_SPS 0x05
91 #define ADC24_8000_SPS 0x06
92
93 /* ADC CONFIGURATION */
94
95 #define ADC24_UNLOCK_CONF_2 0x80
96 #define ADC24_PDB_LOFF_COMP 0x40 // ENABLES LEAD_OFF-Detection Komparators
97 #define ADC24_PDB_REFBUF 0x20 // Enables internal Reference Buffer for use of Internal Reference
98 #define ADC24_VREF_4V 0x10 // Bit Chooses Between 2.42V Reference (UNSET) and 4.033V Reference (SET)
99 #define ADC24_CLK_EN 0x08 // If set the Internal Oszilator is handed to the CLK_Out pin
100 #define ADC24_INT_TEST 0x02 // Enables Internal Test
101 #define ADC24_TEST_FREQ 0x01 // If set Internal Test Signal ist 1Hz Squarewave, if unset Testsignal is DC
102
103 /* CHANNEL CONFIGURATION */
104
105 #define ADC24_POWER_DOWN_CH 0x80
106 #define ADC24_PGA_GAIN_6 0x00
107 #define ADC24_PGA_GAIN_1 0x10
108 #define ADC24_PGA_GAIN_2 0x20
109 #define ADC24_PGA_GAIN_3 0x30
110 #define ADC24_PGA_GAIN_4 0x40
111 #define ADC24_PGA_GAIN_8 0x50
112 #define ADC24_PGA_GAIN_12 0x60
113
114 #define ADC24_INPUT_DIFF 0x00
115 #define ADC24_INPUT_SHORT 0x01
116 #define ADC24_INPUT_RLD_MEAS 0x02
117 #define ADC24_INPUT_MVDD 0x03
118 #define ADC24_INPUT_TEMP 0x04
119 #define ADC24_INPUT_TEST 0x05
120 #define ADC24_INPUT_RLD_DRP 0x06
121 #define ADC24_INPUT_RLD_DRM 0x07
122 #define ADC24_INPUT_RLD_DRPM 0x08
123 #define ADC24_INPUT_CH3 0x09
124
125 /* GPIO CONFIGURATION */
126
127 #define ADC24_GPIO1_CTL 0x04 // sets GPIO_Pin as Input
128 #define ADC24_GPIO2_CTL 0x08 // sets GPIO_Pin as Input
129 #define ADC24_GPIO1_DATA 0x01
130 #define ADC24_GPIO2_DATA 0x02
131
132
133 /* SETTLING TIME [100 us] */
134
135 #define ADC24_SET_TIME_125_SPS 3559
136 #define ADC24_SET_TIME_250_SPS 1781
137 #define ADC24_SET_TIME_500_SPS 892
138 #define ADC24_SET_TIME_1000_SPS 448
139 #define ADC24_SET_TIME_2000_SPS 226
140 #define ADC24_SET_TIME_4000_SPS 115
141 #define ADC24_SET_TIME_8000_SPS 59
142
143 #define ADC24_ISR_TICKS_125_SPS 0
144 #define ADC24_ISR_TICKS_250_SPS 35770
145 #define ADC24_ISR_TICKS_500_SPS 0
146 #define ADC24_ISR_TICKS_1000_DIV2_SPS 36424
147 #define ADC24_ISR_TICKS_1000_DIV4_SPS 18212
148 #define ADC24_ISR_TICKS_2000_DIV1_SPS 37296
149 #define ADC24_ISR_TICKS_2000_DIV2_SPS 18648
150 #define ADC24_ISR_TICKS_4000_SPS 19520
151 #define ADC24_ISR_TICKS_8000_SPS 10624
152
153 void adc24_spi_setup(void);
154 void ADC24_spi_write_register(u8_t, u8_t);
155 char ADC24_spi_read_register(u8_t);
156 void ADC24_spi_command(u8_t);
157 uint32_t ADC24_spi_read_data();
158 void adc24_volt_init(uint8_t);
159 void adc24_volt_cont_init(uint8_t);
160 uint32_t adc24_volt_init_offset(uint8_t);
161 uint16_t adc24_get_volt_sample();
162 uint16_t adc24_get_volt_sample_off(uint32_t);
163 uint32_t adc24_get_volt_full();
164
165 #endif /* ADC24_H */

```

E.5 adc12.c

```

1  /*****
2  ** Description:   adc12.c
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 — 01/07/2014 — EM
4  ** Date:        06/03/2013
5  ** Last Update: 18/07/2013
6  ** Author:      Nico Sassano
7  *****/
8
9  #include "main.h"
10
11 /*****
12 ** Private Funktionen
13 *****/
14 //void adc12_init(void);
15
16 //void adc12_temp_init(uint8_t);
17 //void adc12_disable(void);
18
19 /*****
20 ** Public functions
21 *****/
22
23 uint16_t adc12_get_volt_sample(uint8_t clk_set) {
24     uint16_t adc_value = 0;
25     // TEST_PIN_OFF;
26     //TPS61201_DISABLE;           // TPS Enable off
27
28     if (clk_set == 16) {
29
30         //
31         //     delay_10us_16MHz(6);
32         //
33         //     TPS61201_ENABLE;   // TPS Enable on
34
35         //TEST_PIN_ON;
36         ADC12CTL0 |= (ENC | ADC12SC);           // Start conversion with sampling
37         while ((ADC12IFG & 0x0001) != 0x0001); // Wait while conversion is active
38
39     } else if (clk_set == 1){
40         // TEST_PIN_OFF;
41
42         ADC12CTL0 |= (ENC | ADC12SC);           // Start conversion with sampling
43         while ((ADC12IFG & 0x0001) != 0x0001); // Wait while conversion is active
44         TPS61201_ENABLE;           // TPS Enable on
45     }
46
47
48     adc_value = (ADC12MEM0 & 0x0FFF);
49     // TEST_PIN_ON;
50
51     //adc12_disable(); // ADC ausschalten
52
53     return adc_value;
54 }
55
56
57 uint16_t adc12_get_temp_sample(uint8_t clk_set) {
58     uint16_t temp_value = 0;
59
60     adc12_temp_init(clk_set);
61
62     ADC12CTL0 |= (ENC | ADC12SC);           // Start conversion with sampling
63     while ((ADC12IFG & 0x0001) != 0x0001); // Wait while conversion is active
64     temp_value = (ADC12MEM0 & 0x0FFF);
65
66     //adc12_disable(); // Disable ADC again for saving energy
67     adc12_volt_init(clk_set);
68
69     return temp_value;
70 }
71
72 /*****
73 Private functions
74 *****/
75
76 //void adc12_init(void) {
77 //     ADC12_VBAT_PxDIR &= ~ADC12_VBAT_PIN; // ADC pin is input
78 //     ADC12_VBAT_PxSEL |= ADC12_VBAT_PIN;  // ADC functionality for pin
79 //
80 //     //ADC12CTL0 |= SHT02; // S&H 64 ADC12CLK cyles (64 us > 37.56 us)
81 //     ADC12CTL0 |= (SHT02 | SHT01); //20.03.13 NS
82 //     ADC12CTL0 |= REF2_5V; // 2.5 V reference voltage
83 //     ADC12CTL0 |= REFON; // Enable reference voltage

```

```

83 //   ADC12CTL0 |= ADC12ON;   // Enable ADC12
84 //
85 //   // Save conversion result to ADC12MEM0
86 //   ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2 | CSTARTADD1 | CSTARTADD0);
87 //
88 //   // ADC12CLK = SMCLK / 1
89 //   ADC12CTL1 &= ~(ADC12DIV2 | ADC12DIV1 | ADC12DIV0);
90 //   ADC12CTL1 |= (ADC12SSEL1 | ADC12SSEL1);
91 //
92 //   ADC12CTL1 &= ~(CONSEQ1 | CONSEQ0); // Single-channel, single-conversion
93 //   ADC12CTL1 |= SHP; // SAMPOON sourced from sampling timer
94 //
95 //   // Input channel A0, VR+ = VREF+, VR- = AVss
96 //   ADC12MCTL0 = SREF_1;
97 //}
98
99 void adc12_volt_init(uint8_t clk_set)
100 {
101     ADC12CTL0 = 0; // reset
102     ADC12CTL1 = 0; // reset
103
104     ADC12_VBAT_PxDIR &= ~ADC12_VBAT_PIN; // ADC pin is input
105     ADC12_VBAT_PxSEL |= ADC12_VBAT_PIN; // ADC functionality for pin
106
107     /*****
108     ** Sampel and Hold muss bei jeder CLK Änderung neu eingestellt werden.
109     ** Die Hold-Zeit muss größer 37.56 us sein
110     *****/
111     switch (clk_set) {
112         case 1: {
113             // ADC12CLK = SMCLK / 1
114             ADC12CTL1 &= ~(ADC12DIV2 | ADC12DIV1 | ADC12DIV0);
115             ADC12CTL1 |= (ADC12SSEL1 | ADC12SSEL1);
116
117             ADC12_SHT0_CLK_64; //((64 * (1/1MHz)) = 64sus (64 us > 37.56 us)
118             }break;
119
120         case 8: {
121             // ADC12CLK = SMCLK / 1
122             ADC12CTL1 &= ~(ADC12DIV2 | ADC12DIV1 | ADC12DIV0);
123             ADC12CTL1 |= (ADC12SSEL1 | ADC12SSEL1);
124
125             ADC12_SHT0_CLK_512; //((512 * (1/8MHz)) = 64us (64 us > 37.56 us)
126             }break;
127
128         case 16: {
129             // ADC12CLK = SMCLK / 4
130             ADC12CTL1 &= ~(ADC12DIV2 | ADC12DIV1 | ADC12DIV0);
131             ADC12CTL1 |= (ADC12DIV1 | ADC12DIV0);
132             ADC12CTL1 |= (ADC12SSEL1 | ADC12SSEL1);
133
134             ADC12_SHT0_CLK_256; //((256 * (4/16MHz)) = 64 us (64 us > 37.56 us)
135
136             // ADC12_SHT0_CLK_192; //((192 * (4/16MHz)) = 48 us (48 us > 37.56 us)
137
138             }break;
139
140         default: break;
141     }
142
143     ADC12CTL0 |= REF2_5V; // Interner 2.5V Referenzgenerator nutzen
144     ADC12CTL0 |= REFON; // Enable reference voltage
145     ADC12CTL0 |= ADC12ON; // Enable ADC12
146
147     // Save conversion result to ADC12MEM0
148     ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2 | CSTARTADD1 | CSTARTADD0);
149
150     ADC12CTL1 &= ~(CONSEQ1 | CONSEQ0); // Single-channel, single-conversion
151     ADC12CTL1 |= SHP; // SAMPOON sourced from sampling timer
152
153     // Input channel A0, VR+ = VREF+, VR- = AVss
154     ADC12MCTL0 = SREF_1;
155     ADC12_SET_INPUT_CH0;
156 }
157
158 void adc12_temp_init(uint8_t clk_set)
159 {
160     ADC12CTL0 = 0; // reset
161     ADC12CTL1 = 0; // reset
162
163     /*****
164     ** Sampel and Hold muss bei jeder CLK Änderung neu eingestellt werden.
165     ** Die Hold-Zeit muss größer 37.56 us sein
166     *****/
167

```

```
169 // switch(clk_set) {
170 //   case 1: {
171 //     ADC12_SHT0_CLK_128; //(128 * (1/1MHz)) = 128us (128 us > 37.56 us)
172 //   }break;
173 //   case 8: {
174 //     ADC12_SHT0_CLK_512; //(512 * (1/8MHz)) = 64us (64 us > 37.56 us)
175 //   }break;
176 //   default: break;
177 // }
178
179 // ADC12_REF_SET_2_5V; // Referenz auf 2.5V setzen
180 // ADC12_SET_REF_ON; // Referenz anschalten
181 // ADC12_SET_ON; // ADC anschalten
182
183 // ADC12SSEL_SET_SCLK; // Taktquelle auf SCLK setzen
184 // ADC12DIV_SET_1; // Taktteiler 1
185 // ADC12_SET_CONSEQ0; // Mode Single-channel, single-conversion
186 // ADC12_SET_SHP1; // Takt von sourced from the sampling timer
187
188 ADC12CTL0 = SHT0_4 + REFON + REF2_5V + ADC12ON; // Internal ref = 1.5V
189 ADC12CTL1 |= SHP; // enable sample timer
190 ADC12MCTL0 = SREF_1 + INCH_10; // ADC i/p ch A10 = temp sense i/p
191
192 ADC12CTL0 |= ENC;
193 }
194
195 void adc12_disable(void)
196 {
197   ADC12CTL0 &= -ENC; // Disable conversion
198   ADC12CTL0 &= -REFON; // Disable reference voltage
199   ADC12CTL0 &= -ADC12ON; // Disable ADC12
200 }
```

code/ZSK3V04/adc12.c


```

83 #define ADC12_SHT0_CLK_32      (ADC12CTL0 &~(SHT03 | SHT02)); \
      (ADC12CTL0 |= (SHT01 | SHT00))
85 #define ADC12_SHT0_CLK_64      (ADC12CTL0 &~(SHT03 | SHT01 | SHT00)); \
      (ADC12CTL0 |= (SHT02))
87 #define ADC12_SHT0_CLK_96      (ADC12CTL0 &~(SHT03 | SHT01)); \
      (ADC12CTL0 |= (SHT02 | SHT00))
89 #define ADC12_SHT0_CLK_128     (ADC12CTL0 &~(SHT03 | SHT00)); \
      (ADC12CTL0 |= (SHT02 | SHT01))
91 #define ADC12_SHT0_CLK_192     (ADC12CTL0 &~(SHT03)); \
      (ADC12CTL0 |= (SHT02 | SHT01 | SHT00))
93 #define ADC12_SHT0_CLK_256     (ADC12CTL0 &~(SHT02 | SHT01 | SHT00)); \
      (ADC12CTL0 |= (SHT03))
95 #define ADC12_SHT0_CLK_384     (ADC12CTL0 &~(SHT02 | SHT01)); \
      (ADC12CTL0 |= (SHT03 | SHT00))
97 #define ADC12_SHT0_CLK_512     (ADC12CTL0 &~(SHT02 | SHT00)); \
      (ADC12CTL0 |= (SHT03 | SHT01))
99 #define ADC12_SHT0_CLK_768     (ADC12CTL0 &~(SHT02)); \
      (ADC12CTL0 |= (SHT03 | SHT01 | SHT00))
101 #define ADC12_SHT0_CLK_1024    (ADC12CTL0 &~(SHT01 | SHT00)); \
      (ADC12CTL0 |= (SHT03 | SHT02))
103
105 ** Reference generator voltage
*****
107 #define ADC12_REF_SET_1_5V      (ADC12CTL0 &~REF2_5V)
      #define ADC12_REF_SET_2_5V      (ADC12CTL0 |= REF2_5V)
109
111 ** Reference generator on/off
*****
113 #define ADC12_SET_REF_OFF        (ADC12CTL0 &~REFON)
      #define ADC12_SET_REF_ON        (ADC12CTL0 |= REFON)
115
117 ** ADC12 on/off
*****
119 #define ADC12_SET_OFF            (ADC12CTL0 &~ADC12ON)
      #define ADC12_SET_ON            (ADC12CTL0 |= ADC12ON)
121
123 ** ADC12 clock divider
*****
125 #define ADC12DIV_SET_1          (ADC12CTL1 &~(ADC12DIV2 | ADC12DIV1 | ADC12DIV0))
      #define ADC12DIV_SET_2          (ADC12CTL1 &~(ADC12DIV2 | ADC12DIV1 )); \
      (ADC12CTL1 |= (ADC12DIV0))
127 #define ADC12DIV_SET_3          (ADC12CTL1 &~(ADC12DIV2 | ADC12DIV0 )); \
      (ADC12CTL1 |= (ADC12DIV1))
129 #define ADC12DIV_SET_4          (ADC12CTL1 &~(ADC12DIV2)); \
      (ADC12CTL1 |= (ADC12DIV1 | ADC12DIV0))
131 #define ADC12DIV_SET_5          (ADC12CTL1 &~(ADC12DIV1 | ADC12DIV0 )); \
      (ADC12CTL1 |= (ADC12DIV2))
133 #define ADC12DIV_SET_6          (ADC12CTL1 &~(ADC12DIV1)); \
      (ADC12CTL1 |= (ADC12DIV2 | ADC12DIV0))
135 #define ADC12DIV_SET_7          (ADC12CTL1 &~(ADC12DIV0)); \
      (ADC12CTL1 |= (ADC12DIV2 | ADC12DIV1))
137 #define ADC12DIV_SET_8          (ADC12CTL1 |= (ADC12DIV2 | ADC12DIV1 | ADC12DIV0))
139
141 ** ADC12 clock source select
*****
143 #define ADC12SSEL_SET_ADC12OSC  (ADC12CTL1 &~(ADC12SSEL1 | ADC12SSEL0))
      #define ADC12SSEL_SET_ACLK    (ADC12CTL1 &~(ADC12SSEL1)); \
      (ADC12CTL1 |= (ADC12SSEL0))
145 #define ADC12SSEL_SET_MCLK      (ADC12CTL1 &~(ADC12SSEL0)); \
      (ADC12CTL1 |= (ADC12SSEL1))
147 #define ADC12SSEL_SET_SCLK      (ADC12CTL1 |= (ADC12SSEL1 | ADC12SSEL0))
149
151 ** ADC12 Conversion start address
*****
153 #define ADC12MEM_SET_0          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2 | CSTARTADD1 | CSTARTADD0))
      #define ADC12MEM_SET_1          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2 | CSTARTADD1)); \
      (ADC12CTL1 |= (CSTARTADD0))
155 #define ADC12MEM_SET_2          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2 | CSTARTADD0)); \
      (ADC12CTL1 |= (CSTARTADD1))
157 #define ADC12MEM_SET_3          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD2)); \
      (ADC12CTL1 |= (CSTARTADD1 | CSTARTADD0))
159 #define ADC12MEM_SET_4          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD1 | CSTARTADD0)); \
      (ADC12CTL1 |= (CSTARTADD2))
161 #define ADC12MEM_SET_5          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD1)); \
      (ADC12CTL1 |= (CSTARTADD2 | CSTARTADD0))
163 #define ADC12MEM_SET_6          (ADC12CTL1 &= ~(CSTARTADD3 | CSTARTADD0)); \
      (ADC12CTL1 |= (CSTARTADD2 | CSTARTADD1))
165 #define ADC12MEM_SET_7          (ADC12CTL1 &= ~(CSTARTADD3)); \
      (ADC12CTL1 |= (CSTARTADD2 | CSTARTADD1 | CSTARTADD0))
167

```

```

169 #define ADC12MEM_SET_8      (ADC12CTL1 &= ~(CSTARTADD2 | CSTARTADD1 | CSTARTADD0)); \
                                (ADC12CTL1 |= (CSTARTADD3))
171 #define ADC12MEM_SET_9      (ADC12CTL1 &= ~(CSTARTADD2 | CSTARTADD1)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD0))
173 #define ADC12MEM_SET_10     (ADC12CTL1 &= ~(CSTARTADD2 | CSTARTADD0)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD1))
175 #define ADC12MEM_SET_11     (ADC12CTL1 &= ~(CSTARTADD2)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD1 | CSTARTADD0))
177 #define ADC12MEM_SET_12     (ADC12CTL1 &= ~(CSTARTADD1 | CSTARTADD0)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD2))
179 #define ADC12MEM_SET_13     (ADC12CTL1 &= ~(CSTARTADD1)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD2 | CSTARTADD0))
181 #define ADC12MEM_SET_14     (ADC12CTL1 &= ~(CSTARTADD0)); \
                                (ADC12CTL1 |= (CSTARTADD3 | CSTARTADD2 | CSTARTADD1))
183 #define ADC12MEM_SET_15     (ADC12CTL1 &= (CSTARTADD3 | CSTARTADD2 | CSTARTADD1 | CSTARTADD0))

185 /******
187 ** Conversion sequence mode select
188 ** CONSEQ0 -> Single-channel, single-conversion
189 ** CONSEQ1 -> Sequence-of-channels
190 ** CONSEQ2 -> Repeat-single-channel
191 ** CONSEQ3 -> Repeat-sequence-of-channels
192 *****/
193 #define ADC12_SET_CONSEQ0    (ADC12CTL1 &= ~(CONSEQ1 | CONSEQ0))
195 #define ADC12_SET_CONSEQ1    (ADC12CTL1 &= ~(CONSEQ1); \
                                (ADC12CTL1 |= (CONSEQ0))
197 #define ADC12_SET_CONSEQ2    (ADC12CTL1 &= ~(CONSEQ0); \
                                (ADC12CTL1 |= (CONSEQ1))
199 #define ADC12_SET_CONSEQ3    (ADC12CTL1 |= (CONSEQ1 | CONSEQ0))

201 /******
202 ** Sample-and-hold pulse-mode select
203 ** SHP0 -> SAMPCON signal is sourced from the sample-input signal
204 ** SHP1 -> SAMPCON signal is sourced from the sampling timer
205 *****/
206 #define ADC12_SET_SHP0      (ADC12CTL1 &= ~(SHP))
207 #define ADC12_SET_SHP1      (ADC12CTL1 |= (SHP))

209 /******
210 ** Select reference
211 ** REF0 -> VR+ = AVCC and VR- = AVSS
212 ** REF1 -> VR+ = VREF+ and VR- = AVSS
213 ** REF2 -> VR+ = VeREF+ and VR- = AVSS
214 ** REF3 -> VR+ = VeREF+ and VR- = AVSS
215 ** REF4 -> VR+ = AVCC and VR- = VREF-/ VeREF-
216 ** REF5 -> VR+ = VREF+ and VR- = VREF-/ VeREF-
217 ** REF6 -> VR+ = VeREF+ and VR- = VREF-/ VeREF-
218 ** REF7 -> VR+ = VeREF+ and VR- = VREF-/ VeREF-
219 *****/
220 #define ADC12_SET_REF0      (ADC12MCTL0 |= SREF_0)
221 #define ADC12_SET_REF1      (ADC12MCTL0 |= SREF_1)
222 #define ADC12_SET_REF2      (ADC12MCTL0 |= SREF_2)
223 #define ADC12_SET_REF3      (ADC12MCTL0 |= SREF_3)
224 #define ADC12_SET_REF4      (ADC12MCTL0 |= SREF_4)
225 #define ADC12_SET_REF5      (ADC12MCTL0 |= SREF_5)
226 #define ADC12_SET_REF6      (ADC12MCTL0 |= SREF_6)
227 #define ADC12_SET_REF7      (ADC12MCTL0 |= SREF_7)

229 /******
230 ** Input channel select
231 *****/
232 #define ADC12_SET_INPUT_CH0  (ADC12MCTL0 |= INCH_0)
233 #define ADC12_SET_INPUT_CH1  (ADC12MCTL0 |= INCH_1)
234 #define ADC12_SET_INPUT_CH2  (ADC12MCTL0 |= INCH_2)
235 #define ADC12_SET_INPUT_CH3  (ADC12MCTL0 |= INCH_3)
236 #define ADC12_SET_INPUT_CH4  (ADC12MCTL0 |= INCH_4)
237 #define ADC12_SET_INPUT_CH5  (ADC12MCTL0 |= INCH_5)
238 #define ADC12_SET_INPUT_CH6  (ADC12MCTL0 |= INCH_6)
239 #define ADC12_SET_INPUT_CH7  (ADC12MCTL0 |= INCH_7)
240 #define ADC12_SET_TEMPERATUR (ADC12MCTL0 |= INCH_10)

242
243
244 /*-----
245 | Public functions
246 |-----*/
247
248 uint16_t adc12_get_volt_sample(uint8_t);
249 uint16_t adc12_get_temp_sample(uint8_t);
250 void adc12_init(void);
251 void adc12_volt_init(uint8_t);
252 void adc12_temp_init(uint8_t); // added 04/08/2014 - EM

```

```
253 | void adc12_disable(void); // added 04/08/2014 – EM
255 | #endif /* ADC12_H_ */
```

code/ZSK3V04/adc12.h

E.7 adg918.c

```
1  /*
2     Description:  ADG918 RF-switch driver.
3     Date:        11/22/2012
4     Last Update: 11/22/2012
5     Author:      Phillip Durdaut
6  */
7
8  #include "main.h"
9
10 /*
11  Public functions
12  */
13
14 void adg918_init(void)
15 {
16     ADG918_CTRL_PxDIR |= ADG918_CTRL_PIN;
17 }
18
19 void adg918_wakeup(void)
20 {
21     ADG918_CTRL_PxOUT &= ~ADG918_CTRL_PIN;
22 }
23
24 void adg918_transceiver(void)
25 {
26     ADG918_CTRL_PxOUT |= ADG918_CTRL_PIN;
27 }
```

code/ZSK3V04/adg918.c

E.8 adg918.h

```
1  /*
2     Description:  ADG918 RF-switch driver.
3     Date:        11/22/2012
4     Last Update: 24.07.2014 – EM
5     Author:      Phillip Durdaut
6  */
7
8  #ifndef ADG918_H_
9  #define ADG918_H_
10 #include "main.h"
11 /*
12  Defines
13  */
14
15 #define ADG918_CTRL_PxDIR ( P3DIR ) // changed 24.07.2014 – EM
16 #define ADG918_CTRL_PxOUT ( P3OUT ) // changed 24.07.2014 – EM
17 #define ADG918_CTRL_PIN ( BIT0 ) // changed 24.07.2014 – EM
18
19 /*
20  Public functions
21  */
22
23 void adg918_init(void);
24 void adg918_wakeup(void);
25 void adg918_transceiver(void);
26
27 #endif /* ADG918_H_ */
```

code/ZSK3V04/adg918.h

E.9 as3930.c

```

1  /*
3     Description:   Driver for austriamicrosystems AS3930 Single Channel
                   Low Frequency Wakeup Receiver.
5     Date:        10/02/2012
6     Last Update: 10/03/2012
7     Author:      Phillip Durdaut
8  */
9  #include "main.h"
11 /*
12     Defines
13  */
14
15 /* Configuration Modes (bits 15-14) */
16
17 #define AS3930_WRITE          0x00
18 #define AS3930_READ          0x01
19 #define AS3930_COMMAND       0x03
20
21 /* Configuration Registers (bits 13-8) */
22
23 #define AS3930_R00           0x00
24 #define AS3930_R01           0x01
25 #define AS3930_R02           0x02
26 #define AS3930_R03           0x03
27 #define AS3930_R04           0x04
28 #define AS3930_R05           0x05
29 #define AS3930_R06           0x06
30 #define AS3930_R07           0x07
31 #define AS3930_R08           0x08
32 #define AS3930_R09           0x09
33 #define AS3930_R10           0x0a
34 #define AS3930_R11           0x0b
35 #define AS3930_R12           0x0c
36 #define AS3930_R13           0x0d
37
38 /* Commands (bits 7-0) */
39
40 #define AS3930_CLEAR_WAKE     0x00
41 #define AS3930_RESET_RSSI     0x01
42 #define AS3930_TRIM_OSC      0x02
43 #define AS3930_CLEAR_FALSE   0x03
44 #define AS3930_PRESET_DEFAULT 0x04
45
46 /*
47     Prototypes of the private functions
48  */
49
50 void as3930_spi_setup(void);
51 void as3930_spi_write_register(u8_t address, u8_t value);
52 char as3930_spi_read_register(u8_t address);
53 void as3930_spi_command(u8_t command);
54
55 /*
56     Public functions
57  */
58
59 void as3930_init(void)
60 {
61     as3930_spi_setup();
62
63     AS3930_WAKE_DIR_IN;
64     AS3930_WAKE_IRQ_RISING_EDGE;
65     AS3930_WAKE_IRQ_DISABLE;
66     AS3930_WAKE_CLEAR_IRQ;
67 }
68
69 void as3930_config_no_pattern(void)
70 {
71     as3930_spi_write_register(AS3930_R01, BIT5); // Data correlation disable, Crystal oscillator disable
72     // as3930_spi_write_register(AS3930_R07, BIT5); // Automatic time-out after 50 ms
73 }
74
75 void as3930_preset_default(void)
76 {
77     as3930_spi_command(AS3930_PRESET_DEFAULT);
78 }
79
80 void as3930_clear_wakeup(void) {
81     as3930_spi_command(AS3930_CLEAR_WAKE);
82 }

```

```

83 u8_t as3930_get_rssi(void)
84 {
85     return (as3930_spi_read_register(AS3930_R10) & 0x1F);
86 }
87
88 /*-----
89 Private functions
90 -----*/
91
92 void as3930_spi_setup(void)
93 {
94     AS3930_CS_PxDIR |= AS3930_CS_PIN; // CS is output
95     AS3930_CS_PxOUT &= ~AS3930_CS_PIN; // Chip disable
96
97     UCA0CTL1 |= UCSWRST; // Hold state machine in reset
98
99     UCA0CTL0 &= ~UCCKPH; // Data is changed on rising edge
100    UCA0CTL0 &= ~UCCKPL; // Inactive clock is low
101    UCA0CTL0 |= (UCMST | UCMSB | UCSYNC); // MSB first, Master mode, Synchronous mode
102    UCA0CTL0 &= ~(UCMODE1 | UCMODE0); // 3-pin SPI
103    UCA0MCTL = 0; // No modulation
104
105    // SCLK / 2
106    UCA0CTL1 |= (UCSSEL1 | UCSSEL0);
107    UCA0BR0 = 2;
108    UCA0BR1 = 0;
109
110    // SPI functionality for pins
111    AS3930_SPI_PxSEL |= (AS3930_SPI_MOSI_PIN | AS3930_SPI_MISO_PIN | AS3930_SPI_CLK_PIN);
112    AS3930_SPI_PxDIR |= (AS3930_SPI_MOSI_PIN | AS3930_SPI_CLK_PIN); // MOSI and CLK are outputs
113    AS3930_SPI_PxDIR &= ~AS3930_SPI_MISO_PIN; // MISO is input
114
115    UCA0CTL1 &= ~UCSWRST; // Initialize USART state machine
116 }
117
118 void as3930_spi_write_register(u8_t address, u8_t value)
119 {
120     AS3930_CS_PxOUT |= AS3930_CS_PIN; // Chip enable
121     while (UCA0STAT & UCBUSY); // Wait for TX to finish
122     UCA0TXBUF = address | (AS3930_WRITE << 6); // Send configuration mode and register
123     while (UCA0STAT & UCBUSY); // Wait for TX to finish
124     UCA0TXBUF = value; // Send value
125     while (UCA0STAT & UCBUSY); // Wait for TX complete
126     AS3930_CS_PxOUT &= ~AS3930_CS_PIN; // Chip disable
127 }
128
129 char as3930_spi_read_register(u8_t address)
130 {
131     u8_t value;
132
133     AS3930_CS_PxOUT |= AS3930_CS_PIN; // Chip enable
134     while (UCA0STAT & UCBUSY); // Wait for TX to finish
135     UCA0TXBUF = address | (AS3930_READ << 6); // Send configuration mode and register
136     while (UCA0STAT & UCBUSY); // Wait for TX to finish
137     UCA0TXBUF = 0; // Dummy write so we can read data
138     while (UCA0STAT & UCBUSY); // Wait for TX complete
139     value = UCA0RXBUF; // Read data
140     AS3930_CS_PxOUT &= ~AS3930_CS_PIN; // Chip disable
141
142     return value;
143 }
144
145 void as3930_spi_command(u8_t command)
146 {
147     AS3930_CS_PxOUT |= AS3930_CS_PIN; // Chip enable
148     while (UCA0STAT & UCBUSY); // Wait for TX to finish
149     UCA0TXBUF = command | (AS3930_COMMAND << 6); // Send configuration mode and register
150     while (UCA0STAT & UCBUSY); // Wait for TX to finish
151     AS3930_CS_PxOUT &= ~AS3930_CS_PIN; // Chip disable
152 }
153

```

code/ZSK3V04/as3930.c

E.10 as3930.h

```

1  /*
3     Description:   Driver for austriamicrosystems AS3930 Single Channel
                   Low Frequency Wakeup Receiver.
5     Date:         10/09/2012
6     Last Update:  10/09/2012
7     Author:       Phillip Durdaut
8  */
9
10 #ifndef AS3930_H
11 #define AS3930_H
12
13 #include "main.h"
14
15 /*
16  Defines -> Need to be changed depending on hardware
17 */
18
19 #define AS3930_CS_PxDIR      P5DIR
20 #define AS3930_CS_PxOUT     P5OUT
21 #define AS3930_CS_PIN       BIT1
22
23 #define AS3930_SPI_PxSEL    P1SEL
24 #define AS3930_SPI_PxDIR   P1DIR
25 #define AS3930_SPI_PxIN    P1IN
26 #define AS3930_SPI_MOSI_PIN BIT6
27 #define AS3930_SPI_MISO_PIN BIT5
28 #define AS3930_SPI_CLK_PIN BIT7
29
30 #define AS3930_WAKE_PxDIR   P2DIR
31 #define AS3930_WAKE_PxIES   P2IES
32 #define AS3930_WAKE_PxIE   P2IE
33 #define AS3930_WAKE_PxIFG   P2IFG
34 #define AS3930_WAKE_PIN     BIT5
35
36 /*
37  Macros
38 */
39
40 #define AS3930_WAKE_DIR_IN      (AS3930_WAKE_PxDIR &= ~AS3930_WAKE_PIN)
41 #define AS3930_WAKE_IRQ_RISING_EDGE (AS3930_WAKE_PxIES &= ~AS3930_WAKE_PIN)
42 #define AS3930_WAKE_IRQ_FALLING_EDGE (AS3930_WAKE_PxIES |= AS3930_WAKE_PIN)
43 #define AS3930_WAKE_IRQ_ENABLE   (AS3930_WAKE_PxIE |= AS3930_WAKE_PIN)
44 #define AS3930_WAKE_IRQ_DISABLE (AS3930_WAKE_PxIE &= ~AS3930_WAKE_PIN)
45 #define AS3930_WAKE_IRQ_PENDING  ((AS3930_WAKE_PxIFG & AS3930_WAKE_PIN) == AS3930_WAKE_PIN)
46 #define AS3930_WAKE_CLEAR_IRQ    (AS3930_WAKE_PxIFG &= ~(AS3930_WAKE_PIN))
47
48 /*
49  Public functions
50 */
51
52 void as3930_init(void);
53 void as3930_config_no_pattern(void);
54 void as3930_preset_default(void);
55 void as3930_clear_wakeup(void);
56 u8_t as3930_get_rssi(void);
57
58 #endif /* AS3930_H */

```

code/ZSK3V04/as3930.h

E.11 *balancing.c*

```
1  /*****
2  **   Description:   balancing.c
3  **   Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  **   Date:         06/03/2013
5  **   Last Update:  18/07/2013
6  **   Author:       Nico Sassano
7  *****/
9  #include "main.h"
11
12  /*
13  -----
14  * Public functions
15  -----
16  */
17
18  void balancing_init(void) {
19     BALANCE_PORT_1_PxDIR |= BALANCE_PORT_1_PIN;
20     BALANCE_PORT_2_PxDIR |= BALANCE_PORT_2_PIN;
21 }
22
23 void balancing_on(void) {
24     BALANCE_PORT_1_PxOUT |= BALANCE_PORT_1_PIN;
25     BALANCE_PORT_2_PxOUT |= BALANCE_PORT_2_PIN;
26 }
27
28 void balancing_port_1_on(void) {
29     BALANCE_PORT_1_PxOUT |= BALANCE_PORT_1_PIN;
30 }
31
32 void balancing_port_2_on(void) {
33     BALANCE_PORT_2_PxOUT |= BALANCE_PORT_2_PIN;
34 }
35
36 void balancing_off(void) {
37     BALANCE_PORT_1_PxOUT &=~BALANCE_PORT_1_PIN;
38     BALANCE_PORT_2_PxOUT &=~BALANCE_PORT_2_PIN;
39 }
40
41 void balancing_port_1_off(void) {
42     BALANCE_PORT_1_PxOUT &=~BALANCE_PORT_1_PIN;
43 }
44
45 void balancing_port_2_off(void) {
46     BALANCE_PORT_2_PxOUT &=~BALANCE_PORT_2_PIN;
47 }
48 }
```

code/ZSK3V04/balancing.c

E.12 *balancing.h*

```
2  /*****
3  **   Description:   balancing.h
4  **   Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
5  **   Date:         06/03/2013
6  **   Last Update:  24/07/2014 – EM
7  **   Author:       Nico Sassano
8  *****/
9
10 #ifndef BALANCING_H_
11 #define BALANCING_H_
12 #include "main.h"
13
14 /*
15  Defines
16 */
17
18 #define BALANCE_PORT_1_PxDIR (P2DIR) // changed 24/07/2014 – EM
19 #define BALANCE_PORT_1_PxOUT (P2OUT) // changed 24/07/2014 – EM
20 #define BALANCE_PORT_1_PIN (BIT3) // changed 24/07/2014 – EM
21
22 #define BALANCE_PORT_2_PxDIR (P3DIR) // changed 24/07/2014 – EM
23 #define BALANCE_PORT_2_PxOUT (P3OUT) // changed 24/07/2014 – EM
24 #define BALANCE_PORT_2_PIN (BIT7) // changed 24/07/2014 – EM
25 /*
26  Public functions
27 */
28
29 void balancing_init(void);
30 void balancing_on(void);
31 void balancing_off(void);
32 #endif /* BALANCING_H_ */
```

code/ZSK3V04/balancing.h

E.13 cc430.c

```

1  /*****
2  ** Description:   cc430.c
3  ** Hardware:     BATSSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:        24.09.2014
5  ** Last Update: 24.09.2014
6  ** Author:      Eike Mense
7  *****/
8
9  #include "main.h"
10
11 #define PATABLE_LENGTH 2
12 #define PATABLE_VAL    (0x51)
13 uint8_t cc430_patable[PATABLE_LENGTH] = { 0x12, 0xc0 };
14
15 void cc430_set_tx(uint8_t brate)
16 {
17     cc430_init_tx();
18     cc430_reset(); // Reset chip and go to idle state
19     cc430_config_packet(brate); // Configure the transceiver for sending packets
20 }
21
22 void cc430_set_rx(uint8_t brate)
23 {
24     cc430_init_rx();
25     cc430_reset(); // Reset chip and go to idle state
26     cc430_config_packet(brate); // Configure the transceiver for sending packets
27 }
28
29 void cc430_init_rx(void)
30 {
31     CC430_END_OF_PKT_IRQ_EDGE;
32     CC430_END_OF_PKT_IRQ_DISABLE; // TODO Check why Nico Uses Sync detect for Receiving.
33     CC430_END_OF_PKT_CLEAR_IRQ;
34     // CC430_SYNC_DETECT_IRQ_EDGE;
35     // CC430_SYNC_DETECT_IRQ_DISABLE;
36     // CC430_SYNC_DETECT_CLEAR_IRQ;
37 }
38
39 void cc430_init_burst(void)
40 {
41
42     PMAPPWD = 0x02D52; // Get write-access to port mapping regs
43     CC430_GDO2_OUT_PMAP = PM_RFGDO2;
44     PMAPPWD = 0; // Lock port mapping registers
45     CC430_GDO2_OUT_PxDIR |= CC430_GDO2_OUT_PIN; // P2.7 output
46     CC430_GDO2_OUT_PxSEL |= CC430_GDO2_OUT_PIN; // P2.7 Port Map functions
47     CC430_BURST_SIG_DIR_IN; // P2.6 as inut
48     // P2.6 Hi/Lo edge
49     CC430_BURST_SIG_IRQ_FALLING_EDGE;
50     CC430_BURST_SIG_IRQ_DISABLE;
51     CC430_BURST_SIG_CLEAR_IRQ;
52 }
53
54 void cc430_init_tx(void)
55 {
56     CC430_END_OF_PKT_IRQ_EDGE;
57     CC430_END_OF_PKT_IRQ_DISABLE;
58     CC430_END_OF_PKT_CLEAR_IRQ;
59 }
60
61 void cc430_init(void)
62 {
63     CC430_SYNC_DETECT_IRQ_EDGE;
64     CC430_SYNC_DETECT_IRQ_DISABLE;
65     CC430_SYNC_DETECT_CLEAR_IRQ;
66 }
67
68 void cc430_power_up_reset(void)
69 {
70     cc430_reset();
71 }
72 void cc430_reset(void)
73 {
74     Strobe (RF_SRES); // Resets Radio Core
75 }
76
77 void cc430_config_no_packet(void)
78 {
79     WriteSingleReg (IOCFG2,0x0B); //GDO2 Output Configuration
80     WriteSingleReg (IOCFG0,0x2D); //GDO0 Output Configuration
81     WriteSingleReg (FIFOTHR,0x47); //RX FIFO and TX FIFO Thresholds
82     WriteSingleReg (PKTCTRL0,0x32); //Packet Automation Control

```

```

84 WriteSingleReg (FSCTRL1,0x06); //Frequency Synthesizer Control
WriteSingleReg (FREQ2,0x10); //Frequency Control Word, High Byte
WriteSingleReg (FREQ1,0xB1); //Frequency Control Word, Middle Byte
86 WriteSingleReg (FREQ0,0x3B); //Frequency Control Word, Low Byte
WriteSingleReg (MDMCFG4,0xCA); //Modem Configuration
WriteSingleReg (MDMCFG3,0x93); //Modem Configuration
88 WriteSingleReg (MDMCFG2,0x30); //Modem Configuration
WriteSingleReg (DEVIATN,0x34); //Modem Deviation Setting
90 WriteSingleReg (MCSM0,0x10); //Main Radio Control State Machine Configuration
WriteSingleReg (FOCCFG,0x16); //Frequency Offset Compensation Configuration
92 WriteSingleReg (WORCTRL,0xFB); //Wake On Radio Control
WriteSingleReg (FREND0,0x11); //Front End TX Configuration
94 WriteSingleReg (FSCAL3,0xE9); //Frequency Synthesizer Calibration
WriteSingleReg (FSCAL2,0x2A); //Frequency Synthesizer Calibration
96 WriteSingleReg (FSCAL1,0x00); //Frequency Synthesizer Calibration
WriteSingleReg (FSCAL0,0x1F); //Frequency Synthesizer Calibration
98 WriteSinglePATable (PATABLE_VAL);
100 }

102 void cc430_config_no_packet_rx(void)
{
104 WriteSingleReg (IOCFG2, 0x0D); // 0x0D -> Serial Data Output. Used for asynchronous serial mode
106 WriteSingleReg (IOCFG1, 0x2E); // 0x2E -> High impedance (3-state)
WriteSingleReg (IOCFG0, 0x36); // 0x36 -> CLK_XOSC/8
108 WriteSingleReg (FIFOTHR, 0x47); // RX FIFO and TX FIFO Thresholds
WriteSingleReg (PKTCTRL0, 0x32); // Packet Automation Control 0
110 WriteSingleReg (FSCTRL1, 0x06); // Frequency Synthesizer Control 1
WriteSingleReg (FREQ2, 0x10); // Frequency Control Word, High Byte
112 WriteSingleReg (FREQ1, 0xB1); // Frequency Control Word, Middle Byte
WriteSingleReg (FREQ0, 0x3B); //Frequency Control Word, LOW Byte
114

//*****
116 // Modem Configuration 4
// 250kBaud -> 0xD
// RX Filter 58.035714 -> 0xFx
118 WriteSingleReg (MDMCFG4, 0x5D);
// Modem Configuration 3
// 250kBaud -> 0x3B
120 WriteSingleReg (MDMCFG3, 0x3B);
// Modem Configuration 2
// OOK -> 0x30
122 WriteSingleReg (MDMCFG2, 0x30);
// Modem Configuration 1
// Channel spacing 199.951172kHz -> 0x22
124 WriteSingleReg (MDMCFG1, 0x22);
// Modem Configuration 0
// Channel spacing 199.951172kHz -> 0xF8
126 WriteSingleReg (MDMCFG0, 0xF8);
//*****
128

130 WriteSingleReg (DEVIATN, 0x15); // Modem Deviation Setting
WriteSingleReg (MCSM2, 0x07); // Main Radio Control State Machine Configuration 2
132 WriteSingleReg (MCSM1, 0x30); // Main Radio Control State Machine Configuration 1
WriteSingleReg (MCSM0, 0x18); // Main Radio Control State Machine Configuration 0
134 WriteSingleReg (FOCCFG, 0x16); // Frequency Offset Compensation Configuration
WriteSingleReg (BSCFG, 0x6C); // Bit Synchronization Configuration
136 WriteSingleReg (AGCCTRL2, 0x03); // AGC Control 2
WriteSingleReg (AGCCTRL1, 0x40); // AGC Control 1
138 WriteSingleReg (AGCCTRL0, 0x91); // AGC Control 0
WriteSingleReg (WORCTRL, 0x8F); // Wake On Radio Control
140 WriteSingleReg (FREND1, 0x56); // Front End RX Configuration 1
WriteSingleReg (FREND0, 0x11); // Front End RX Configuration 0
142

144 WriteBurstPATable(cc430_patable, PATABLE_LENGTH); // output power
}

150 void cc430_config_packet(uint8_t brate)
{
152 WriteSingleReg (IOCFG0,0x06); //GDO0 Output Configuration
WriteSingleReg (IOCFG2,0x29); //GDO0 Output Configuration
154 WriteSingleReg (FIFOTHR,0x47); //RX FIFO and TX FIFO Thresholds
WriteSingleReg (SYNC1,0x81); // Sync-Word Hi-byte
156 WriteSingleReg (SYNC0,0x81); // Sync-Word Lo-byte
WriteSingleReg (PKTCTRL0,0x04); // Flush RX packets when CRC is not OK, Address check and 0x00 broadcast.
158 WriteSingleReg (PKTCTRL1,0x0A); // // No whitening, FIFO mode, CRC enabled, Fixed packet length
WriteSingleReg (ADDR,ADDRESS_THIS_SENSOR); // // Adress of this Sensor
160 WriteSingleReg (FSCTRL1,0x06); // IF frequency: 152.34375 kHz
WriteSingleReg (FREQ2,0x10); // Carrier frequency: 433.999969 MHz
162 WriteSingleReg (FREQ1,0xB1); //
WriteSingleReg (FREQ0,0x3B); //
164

166 WriteSingleReg (AGCCTRL2, 0x05);
WriteSingleReg (AGCCTRL1, 0x00);
WriteSingleReg (AGCCTRL0, 0x91);

```

```

168     switch(brate) {
169         /******
170         ** Übertragungstest
171         ** 40 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 203.125000 kHz
172         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
173         *****/
174         case 40: {
175             WriteSingleReg(MDMCFG4, 0x8A);
176             WriteSingleReg(MDMCFG3, 0x93);
177             WriteSingleReg(MDMCFG2, 0x33);
178             WriteSingleReg(MDMCFG1, 0x22);
179             WriteSingleReg(MDMCFG0, 0x7A);
180         }break;
181
182         /******
183         ** Übertragungstest
184         ** 59.906 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 203.125000 kHz
185         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
186         *****/
187         case 60: {
188             WriteSingleReg(MDMCFG4, 0x8B);
189             WriteSingleReg(MDMCFG3, 0x2E);
190             WriteSingleReg(MDMCFG2, 0x33);
191             WriteSingleReg(MDMCFG1, 0x22);
192             WriteSingleReg(MDMCFG0, 0x7A);
193         }break;
194
195         /******
196         ** Übertragungstest
197         ** 79.9408 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 203.125000 kHz
198         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
199         *****/
200         case 80: {
201             WriteSingleReg(MDMCFG4, 0x8B);
202             WriteSingleReg(MDMCFG3, 0x93);
203             WriteSingleReg(MDMCFG2, 0x33);
204             WriteSingleReg(MDMCFG1, 0x22);
205             WriteSingleReg(MDMCFG0, 0x7A);
206         }break;
207
208         /******
209         ** Übertragungstest
210         ** 99.9756 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 203.125000 kHz
211         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
212         *****/
213         case 100: {
214             WriteSingleReg(MDMCFG4, 0x8B);
215             WriteSingleReg(MDMCFG3, 0xF8);
216             WriteSingleReg(MDMCFG2, 0x33);
217             WriteSingleReg(MDMCFG1, 0x22);
218             WriteSingleReg(MDMCFG0, 0x7A);
219         }break;
220
221         /******
222         ** Übertragungstest
223         ** 119.812 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 406.250000 kHz
224         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
225         *****/
226         case 120: {
227             WriteSingleReg(MDMCFG4, 0x8C);
228             WriteSingleReg(MDMCFG3, 0x2E);
229             WriteSingleReg(MDMCFG2, 0x33);
230             WriteSingleReg(MDMCFG1, 0x22);
231             WriteSingleReg(MDMCFG0, 0x7A);
232         }break;
233
234         /******
235         ** Übertragungstest
236         ** 140.045 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 406.250000 kHz
237         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
238         *****/
239         case 140: {
240             WriteSingleReg(MDMCFG4, 0x8C);
241             WriteSingleReg(MDMCFG3, 0x61);
242             WriteSingleReg(MDMCFG2, 0x33);
243             WriteSingleReg(MDMCFG1, 0x22);
244             WriteSingleReg(MDMCFG0, 0x7A);
245         }break;
246
247         /******
248         ** Übertragungstest
249         ** 159.882 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 406.250000 kHz
250         ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
251         *****/

```

```

252     case 160: {
253         WriteSingleReg(MDMCFG4, 0x8C);
254         WriteSingleReg(MDMCFG3, 0x93);
255         WriteSingleReg(MDMCFG2, 0x33);
256         WriteSingleReg(MDMCFG1, 0x22);
257         WriteSingleReg(MDMCFG0, 0x7A);
258     }break;
259
260     /******
261     ** Übertragungstest
262     ** 180.115 kBaud, OOK, Channel spacing: 149.963379 kHz, RX filter bandwidth: 406.250000 kHz
263     ** No Manchester en/decoding, 30/32 SYNC bits detected, No FEC, 4 Preamble bytes
264     *****/
265     case 180: {
266         WriteSingleReg(MDMCFG4, 0x8C);
267         WriteSingleReg(MDMCFG3, 0xC6);
268         WriteSingleReg(MDMCFG2, 0x33);
269         WriteSingleReg(MDMCFG1, 0x22);
270         WriteSingleReg(MDMCFG0, 0x7A);
271     }break;
272
273     }
274     WriteSingleReg(DEVIATN,0x15); //Modem Deviation Setting
275     WriteSingleReg(MCSM0,0x10); // Calibrate when going from IDLE to RX or TX, Crystal off when in SLEEP state
276     WriteSingleReg(FOCCFG,0x16); // FCL gain: 3000, Saturation point for the frequency offset compensation algorithm -> SmartRF Studio
277
278     WriteBurstPTable(cc430_patable, PATABLE_LENGTH);
279
280     WriteSingleReg(FREND0,0x11); //Front End TX Configuration
281     WriteSingleReg(FSCAL3,0xEA); //Frequency Synthesizer Calibration
282     WriteSingleReg(FSCAL2,0x2A); //Frequency Synthesizer Calibration
283     WriteSingleReg(FSCAL1,0x00); //Frequency Synthesizer Calibration
284     WriteSingleReg(FSCAL0,0x1F); //Frequency Synthesizer Calibration
285 }
286
287 void cc430_fill_tx_fifo(uint8_t * buffer, uint8_t length)
288 {
289     // Clear TX FIFO
290     cc430_clear_tx_fifo();
291
292     // Transfer the bytes to the TX fifo of the transceiver
293     WriteBurstReg(RF_TXFIFOWR, buffer, length);
294 }
295
296 void cc430_read_rx_fifo(uint8_t * buffer, uint8_t length)
297 {
298     // Disable the receiver
299     cc430_idle();
300     // Transfer the bytes via SPI from the RX fifo
301     ReadBurstReg(RF_RXFIFORD, buffer, length);
302 }
303
304 void cc430_enable_crc(void)
305 {
306     uint8_t current_state;
307     current_state = ReadSingleReg(PKTCTRL1);
308     WriteSingleReg(PKTCTRL1, current_state | CC430_CRC_EN);
309 }
310
311 void cc430_disable_crc(void)
312 {
313     uint8_t current_state;
314     current_state = ReadSingleReg(PKTCTRL1);
315     WriteSingleReg(PKTCTRL1, current_state & ~CC430_CRC_EN);
316 }
317
318 void cc430_clear_tx_fifo(void)
319 {
320     Strobe( RF_SIDLE ); // Needs to be in Idle state to Flush Fifo
321     Strobe( RF_SFTX ); // Strobe SFTX -> Flush TX-Fifo
322 }
323
324 void cc430_clear_rx_fifo(void)
325 {
326     Strobe( RF_SIDLE ); // Needs to be in Idle state to Flush Fifo
327     Strobe( RF_SFRX ); // Strobe SFTX -> Flush RX-Fifo
328 }
329
330 uint8_t cc430_get_rxbytes(void)
331 {
332     return (ReadSingleReg(RXBYTES));
333 }
334
335 void cc430_sleep(void)
336 {
337     Strobe( RF_SPWD );
338 }

```

```
338 void cc430_idle(void)
340 {
342     Strobe( RF_SIDLE );
344 }
344 void cc430_tx_carrier(void)
346 {
348     Strobe( RF_SIDLE );
350     Strobe( RF_STX );
352 }
352 void cc430_tx(uint8_t packages_to_tx)
354 {
356     // DATA packet length
358     WriteSingleReg(PKTLEN, packages_to_tx);
360     // Enable CRC calculation when transmitting data
362     cc430_enable_crc();
364     // TX state
366     Strobe( RF_STX);
368     // Wait 10 ms for TX finished
370     //delay_ms(8);
372 }
372 void cc430_rx(uint8_t packages_to_rx)
374 {
376     // DATA packet length
378     WriteSingleReg(PKTLEN, packages_to_rx);
380     // Enable CRC check when receiving data
382     cc430_enable_crc();
384     // Clear RX FIFO
386     cc430_clear_rx_fifo();
388     // RX state
390     Strobe( RF_SRX);
392 }
392 void cc430_burst_rx(void)
394 {
396     Strobe( RF_SIDLE );
398     Strobe( RF_SRX);
400 }
400 uint8_t cc430_get_partnum(void)
402 {
404     return ReadSingleReg(PARTNUM);
406 }
406 uint8_t cc430_get_version(void)
408 {
410     return ReadSingleReg(VERSION);
412 }
412 uint8_t cc430_get_marcstate(void)
414 {
416     return ReadSingleReg(MARCSTATE);
418 }
```

code/ZSK3V04/cc430.c

E.14 cc430.h

```

1  /*****
2  **   Description:    cc430.h
3  **   Hardware:      BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  **   Date:          24.09.2014
5  **   Last Update:   24.09.2014
6  **   Author:        Eike Mense
7  *****/
8
9
10 #ifndef cc430_H_
11 #define cc430_H_
12
13 #include "main.h"
14
15 #define RFIFG0 0x0001
16 #define RFIFG1 0x0002
17 #define RFIFG2 0x0004
18 #define RFIFG3 0x0008
19 #define RFIFG4 0x0010
20 #define RFIFG5 0x0020
21 #define RFIFG6 0x0040
22 #define RFIFG7 0x0080
23 #define RFIFG8 0x0100
24 #define RFIFG9 0x0200
25 #define RFIFG10 0x0400
26 #define RFIFG11 0x0800
27 #define RFIFG12 0x1000
28 #define RFIFG13 0x2000
29 #define RFIFG14 0x4000
30 #define RFIFG15 0x8000
31
32 #define RFIE0 0x0001 // enables the associated RFIFGx to cause an interrupt.
33 #define RFIE1 0x0002
34 #define RFIE2 0x0004
35 #define RFIE3 0x0008
36 #define RFIE4 0x0010
37 #define RFIE5 0x0020
38 #define RFIE6 0x0040
39 #define RFIE7 0x0080
40 #define RFIE8 0x0100
41 #define RFIE9 0x0200
42 #define RFIE10 0x0400
43 #define RFIE11 0x0800
44 #define RFIE12 0x1000
45 #define RFIE13 0x2000
46 #define RFIE14 0x4000
47 #define RFIE15 0x8000
48
49 #define RFIES0 0x0001
50 #define RFIES1 0x0002
51 #define RFIES2 0x0004
52 #define RFIES3 0x0008
53 #define RFIES4 0x0010
54 #define RFIES5 0x0020
55 #define RFIES6 0x0040
56 #define RFIES7 0x0080
57 #define RFIES8 0x0100
58 #define RFIES9 0x0200 // Interrupt edge select bit RFIESx allows to trigger an interrupt on the positive (RFIES = 0) or on the
59 // negative (RFIES = 1) edge of the associated signal
60 #define RFIES10 0x0400 // Interrupt edge select bit RFIESx allows to trigger an interrupt on the positive (RFIES = 0) or on the
61 // negative (RFIES = 1) edge of the associated signal
62 #define RFIES11 0x0800
63 #define RFIES12 0x1000
64 #define RFIES13 0x2000
65 #define RFIES14 0x4000
66 #define RFIES15 0x8000
67
68 #define RFIN0 0x0001 //The input bit RFINx allows to query the actual status of a signal and RFIEx
69 #define RFIN1 0x0002
70 #define RFIN2 0x0004
71 #define RFIN3 0x0008
72 #define RFIN4 0x0010
73 #define RFIN5 0x0020
74 #define RFIN6 0x0040
75 #define RFIN7 0x0080
76 #define RFIN8 0x0100
77 #define RFIN9 0x0200
78 #define RFIN10 0x0400
79 #define RFIN11 0x0800
80 #define RFIN12 0x1000
81 #define RFIN13 0x2000

```

```

81 #define RFIN14 0x4000
   #define RFIN15 0x8000
83
85 #define CC430_GDO2_PxDIR      P2DIR
   #define CC430_GDO2_PxIN      P2IN
   #define CC430_GDO2_PxIES     P2IES
87 #define CC430_GDO2_PxIE      P2IE
   #define CC430_GDO2_PxIFG     P2IFG
89 #define CC430_GDO2_PIN       BIT6
   #define CC430_GDO2_POS       6
91
   #define CC430_GDO2_OUT_PxDIR  P2DIR
   #define CC430_GDO2_OUT_PxSEL P2SEL
   #define CC430_GDO2_OUT_PIN   BIT7
95 #define CC430_GDO2_OUT_PMAP  P2MAP7
97
   /*-----
99   Macros
   -----*/
101
   /*-----
103   Macros for cc430
   -----*/
105 // Sync word detected
   #define CC430_SYNC_DETECT_IRQ_EDGE      (RF1AIES &= ~RFIES9)
   #define CC430_SYNC_DETECT_IRQ_ENABLE   (RF1AIE |= RFIE9)
   #define CC430_SYNC_DETECT_IRQ_DISABLE  (RF1AIE &= ~RFIE9)
109 #define CC430_SYNC_DETECT_IRQ_PENDING   ((RF1AIFG & RFIFG9) == RFIFG9)
   #define CC430_SYNC_DETECT_CLEAR_IRQ    (RF1AIFG &= ~(RFIFG9))
111
   // End of Packet
113 #define CC430_END_OF_PKT_IRQ_EDGE      (RF1AIES |= RFIES9)
   #define CC430_END_OF_PKT_IRQ_ENABLE   (RF1AIE |= RFIE9)
115 #define CC430_END_OF_PKT_IRQ_DISABLE  (RF1AIE &= ~RFIE9)
   #define CC430_END_OF_PKT_IRQ_PENDING   ((RF1AIFG & RFIFG9) == RFIFG9)
117 #define CC430_END_OF_PKT_CLEAR_IRQ    (RF1AIFG &= ~(RFIFG9))
   // #define CC1101_GDO2_IRQ_FALLING_EDGE (RF1AIES |= RFIES2)
119
   //
121 // CRC ok //
123 #define CC430_CRC_OK_IRQ_EDGE          (RF1AIES &= ~RFIES10)
   #define CC430_CRC_OK_IRQ_ENABLE       (RF1AIE |= RFIE10)
125 #define CC430_CRC_OK_IRQ_DISABLE      (RF1AIE &= ~RFIE10)
   #define CC430_CRC_OK_IRQ_PENDING      ((RF1AIFG & RFIFG10) == RFIFG10)
127 #define CC430_CRC_OK_CLEAR_IRQ        (RF1AIFG &= ~(RFIFG10))
129
   // Burst- Synchronisation+
131 #define CC430_BURST_SIG_DIR_IN         (CC430_GDO2_PxDIR &= ~CC430_GDO2_PIN)
   #define CC430_BURST_SIG_IN           ((CC430_GDO2_PxIN & CC430_GDO2_PIN) >> CC430_GDO2_POS)
133 #define CC430_BURST_SIG_IRQ_RISING_EDGE (CC430_GDO2_PxIES &= ~CC430_GDO2_PIN)
   #define CC430_BURST_SIG_IRQ_FALLING_EDGE (CC430_GDO2_PxIES |= CC430_GDO2_PIN)
135 #define CC430_BURST_SIG_IRQ_ENABLE     (CC430_GDO2_PxIE |= CC430_GDO2_PIN)
   #define CC430_BURST_SIG_IRQ_DISABLE   (CC430_GDO2_PxIE &= ~CC430_GDO2_PIN)
137 #define CC430_BURST_SIG_IRQ_PENDING    ((CC430_GDO2_PxIFG & CC430_GDO2_PIN) == CC430_GDO2_PIN)
   #define CC430_BURST_SIG_CLEAR_IRQ     (CC430_GDO2_PxIFG &= ~(CC430_GDO2_PIN))
139
   // #define CC430_BURST_SIG_IRQ_EDGE      (RF1AIES &= ~RFIES2)
   // #define CC430_BURST_SIG_IRQ_ENABLE    (RF1AIE |= RFIE2)
   // #define CC430_BURST_SIG_IRQ_DISABLE  (RF1AIE &= ~RFIE2)
143 // #define CC430_BURST_SIG_IRQ_PENDING   ((RF1AIFG & RFIFG2) == RFIFG2)
   // #define CC430_BURST_SIG_CLEAR_IRQ    (RF1AIFG &= ~(RFIFG2))
145
   // #define CC1101_GDO0_DIR_IN           ((RF1AIN & RFIN10) >> RFIN2)
147 // #define CC1101_GDO0_IN
   //
149 // #define CC1101_GDO0_IRQ_RISING_EDGE   (RF1AIES &= ~RFIES10)
   // #define CC1101_GDO0_IRQ_FALLING_EDGE (RF1AIES |= RFIES10)
151 // #define CC1101_GDO0_IRQ_ENABLE       (RF1AIE |= RFIE10)
   // #define CC1101_GDO0_IRQ_DISABLE     (RF1AIE &= ~RFIE10)
   // #define CC1101_GDO0_IRQ_PENDING     ((RF1AIFG & RFIFG10) == RFIFG10)
153 // #define CC1101_GDO0_CLEAR_IRQ        (RF1AIFG &= ~(RFIFG10))
155
   /*-----
157   Defines
   -----*/
159 /* Additional Defines for cc430 */
161 #define GDX_TriState 0x2E
163 #define CC430_CRC_EN 0x04
165 /* Command Strokes (Table 42 in datasheet) */

```

```

167 #define cc430_CS_SRES          0x30
168 #define cc430_CS_SFSTXON      0x31
169 #define cc430_CS_SXOFF       0x32
170 #define cc430_CS_SCAL        0x33
171 #define cc430_CS_SRX         0x34
172 #define cc430_CS_STX         0x35
173 #define cc430_CS_SIDLE       0x36
174 #define cc430_CS_SAFC        0x37
175 #define cc430_CS_SWOR        0x38
176 #define cc430_CS_SPWD        0x39
177 #define cc430_CS_SFRX        0x3A
178 #define cc430_CS_SFTX        0x3B
179 #define cc430_CS_SWORRST     0x3C
180 #define cc430_CS_SNOP        0x3D
181
182 /* Configuration Registers */
183
184 #define cc430_CR_IOCFCG2      0x00 /* GDO2 output pin configuration */
185 #define cc430_CR_IOCFCG1      0x01 /* GDO1 output pin configuration */
186 #define cc430_CR_IOCFCG0      0x02 /* GDO0 output pin configuration */
187 #define cc430_CR_FIFOTHR      0x03 /* RX FIFO and TX FIFO thresholds */
188 #define cc430_CR_SYNC1        0x04 /* Sync word, high byte */
189 #define cc430_CR_SYNC0        0x05 /* Sync word, low byte */
190 #define cc430_CR_PKTLEN       0x06 /* Packet length */
191 #define cc430_CR_PKTCTRL1     0x07 /* Packet automation control */
192 #define cc430_CR_PKTCTRL0     0x08 /* Packet automation control */
193 #define cc430_CR_ADDR         0x09 /* Device address */
194 #define cc430_CR_CHANNR       0x0A /* Channel number */
195 #define cc430_CR_FSCTRL1      0x0B /* Frequency synthesizer control */
196 #define cc430_CR_FSCTRL0      0x0C /* Frequency synthesizer control */
197 #define cc430_CR_FREQ2        0x0D /* Frequency control word, high byte */
198 #define cc430_CR_FREQ1        0x0E /* Frequency control word, middle byte */
199 #define cc430_CR_FREQ0        0x0F /* Frequency control word, low byte */
200 #define cc430_CR_MDMCFG4      0x10 /* Modem configuration */
201 #define cc430_CR_MDMCFG3      0x11 /* Modem configuration */
202 #define cc430_CR_MDMCFG2      0x12 /* Modem configuration */
203 #define cc430_CR_MDMCFG1      0x13 /* Modem configuration */
204 #define cc430_CR_MDMCFG0      0x14 /* Modem configuration */
205 #define cc430_CR_DEVIATN      0x15 /* Modem deviation setting */
206 #define cc430_CR_MCSM2        0x16 /* Main Radio Cntrl State Machine config */
207 #define cc430_CR_MCSM1        0x17 /* Main Radio Cntrl State Machine config */
208 #define cc430_CR_MCSM0        0x18 /* Main Radio Cntrl State Machine config */
209 #define cc430_CR_FOCCFG       0x19 /* Frequency Offset Compensation config */
210 #define cc430_CR_BSCFG        0x1A /* Bit Synchronization configuration */
211 #define cc430_CR_AGCCTRL2     0x1B /* AGC control */
212 #define cc430_CR_AGCCTRL1     0x1C /* AGC control */
213 #define cc430_CR_AGCCTRL0     0x1D /* AGC control */
214 #define cc430_CR_WOREVT1      0x1E /* High byte Event 0 timeout */
215 #define cc430_CR_WOREVT0      0x1F /* Low byte Event 0 timeout */
216 #define cc430_CR_WORCTRL      0x20 /* Wake On Radio control */
217 #define cc430_CR_FREND1       0x21 /* Front end RX configuration */
218 #define cc430_CR_FREND0       0x22 /* Front end TX configuration */
219 #define cc430_CR_FSCAL3       0x23 /* Frequency synthesizer calibration */
220 #define cc430_CR_FSCAL2       0x24 /* Frequency synthesizer calibration */
221 #define cc430_CR_FSCAL1       0x25 /* Frequency synthesizer calibration */
222 #define cc430_CR_FSCAL0       0x26 /* Frequency synthesizer calibration */
223 #define cc430_CR_RCCTRL1      0x27 /* RC oscillator configuration */
224 #define cc430_CR_RCCTRL0      0x28 /* RC oscillator configuration */
225 #define cc430_CR_FSTEST       0x29 /* Frequency synthesizer cal control */
226 #define cc430_CR_PTEST        0x2A /* Production test */
227 #define cc430_CR_AGCTEST      0x2B /* AGC test */
228 #define cc430_CR_TEST2        0x2C /* Various test settings */
229 #define cc430_CR_TEST1        0x2D /* Various test settings */
230 #define cc430_CR_TEST0        0x2E /* Various test settings */
231
232 /* Status Registers */
233 #define cc430_SR_PARTNUM      0x30 /* Part number */
234 #define cc430_SR_VERSION      0x31 /* Current version number */
235 #define cc430_SR_FREQEST      0x32 /* Frequency offset estimate */
236 #define cc430_SR_LQI          0x33 /* Demodulator estimate for link quality */
237 #define cc430_SR_RSSI         0x34 /* Received signal strength indication */
238 #define cc430_SR_MARCSTATE     0x35 /* Control state machine state */
239 #define cc430_SR_WORTIME1     0x36 /* High byte of WOR timer */
240 #define cc430_SR_WORTIME0     0x37 /* Low byte of WOR timer */
241 #define cc430_SR_PKTSTATUS     0x38 /* Current GDOx status and packet status */
242 #define cc430_SR_VCO_VC_DAC    0x39 /* Current setting from PLL cal module */
243 #define cc430_SR_TXBYTES      0x3A /* Underflow and # of bytes in TXFIFO */
244 #define cc430_SR_RXBYTES      0x3B /* Overflow and # of bytes in RXFIFO */
245 #define cc430_SR_RCCTRL1_STATUS 0x3C /* Last RC oscillator calibration results */
246 #define cc430_SR_RCCTRL0_STATUS 0x3D /* Last RC oscillator calibration results */
247
248 /* Single / Burst access */
249 #define cc430_WRITE_BURST     0x40
250 #define cc430_READ_SINGLE     0x80

```

```
251 #define cc430_READ_BURST          0xC0
253 /* Memory locations */
255 #define cc430_ML_PATABLE          0x3E
255 #define cc430_ML_TXFIFO          0x3F
255 #define cc430_ML_RXFIFO          0x3F
257
259 /*-----
261     Public functions
261     -----*/
263 void cc430_set_tx(uint8_t);
263 void cc430_set_rx(uint8_t);
263 void cc430_init_rx(void);
265 void cc430_init_tx(void);
265 void cc430_init_burst(void);
267 void cc430_init(void);
267 void cc430_power_up_reset(void);
269 void cc430_reset(void);
269 void cc430_config_no_packet(void);
271 void cc430_config_no_packet_rx(void);
271 void cc430_config_packet(uint8_t brate);
273 void cc430_fill_tx_fifo(uint8_t * buffer, uint8_t length);
273 void cc430_read_rx_fifo(uint8_t * buffer, uint8_t length);
275 void cc430_enable_crc(void);
275 void cc430_disable_crc(void);
277 void cc430_clear_tx_fifo(void);
277 void cc430_clear_rx_fifo(void);
279 uint8_t cc430_get_rxbytes(void);
279 void cc430_sleep(void);
281 void cc430_idle(void);
281 void cc430_tx_carrier(void);
283 void cc430_tx(uint8_t);
283 void cc430_rx(uint8_t);
285 void cc430_burst_rx(void);
285 uint8_t cc430_get_partnum(void);
287 uint8_t cc430_get_version(void);
287 uint8_t cc430_get_marcstate(void);
289
289 #endif /* cc430_H_ */
```

code/ZSK3V04/cc430.h

E.15 clk.c

```

1  /*****
2  ** Description:   clk.h
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:         24/07/2014
5  ** Last Update:  06/08/2014 – EM
6  ** Author:       Eike Mense
7  ** Note:         Funktionsnamen und case-Struktur entnommen aus clk.c
8  **              nach Sassano für BATSEN ZS Klasse 3 v0.2
9  *****/
10 *****/
11
12 #include "main.h"
13
14 extern uint8_t clk_set;
15
16 void clk_init_startup(void) { // 06.05.13 NS
17
18     clk_set = 1; //CLK ist auf 1MHz gesetzt
19
20     //DOCTL = (DCO0 | DCO1 | DCO2 | MOD3 | MOD2 | MOD1 | MOD0);
21
22
23     // Set external XT off
24     UCSCTL6 |= XT2OFF;
25
26     __bis_SR_register(SCG0); // Disable the FLL control loop
27     UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
28     UCSCTL1 = DCORSEL_3; // Select DCO range 16MHz operation
29     UCSCTL2 = FLLD_1 + DCO_MP_1MHZ; // Set DCO Multiplier for 8MHz
30                                     // (N + 1) * FLLRef = Fdco
31                                     // (249 + 1) * 32768 = 8MHz
32     // Set FLL Div = fDCOCLK/2
33     __bic_SR_register(SCG0); // Enable the FLL control loop
34     // Worst-case settling time for the DCO when the DCO range bits have been
35     // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
36     // UG for optimization.
37     // 32 x 32 x 1 MHz / 32768 Hz = 31250 = MCLK cycles for DCO to settle
38     __delay_cycles(31250);
39
40 }
41
42 void clk_init_MHz(uint8_t mhz) {
43
44     switch(mhz) {
45     case 1: {
46         clk_set = 1; //CLK ist auf 1MHz gesetzt
47         __bis_SR_register(SCG0); // Disable the FLL control loop
48         UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
49         UCSCTL1 = DCORSEL_3; // Select DCO range 16MHz operation
50         UCSCTL2 = FLLD_1 + DCO_MP_1MHZ; // Set DCO Multiplier for 8MHz
51                                     // (N + 1) * FLLRef = Fdco
52                                     // (249 + 1) * 32768 = 8MHz
53         // Set FLL Div = fDCOCLK/2
54         __bic_SR_register(SCG0); // Enable the FLL control loop
55         // Worst-case settling time for the DCO when the DCO range bits have been
56         // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
57         // UG for optimization.
58         // 32 x 32 x 1 MHz / 32768 Hz = 31250 = MCLK cycles for DCO to settle
59         __delay_cycles(31250);
60
61     }break;
62
63     case 8: {
64
65         clk_set = 8; //CLK ist auf 8MHz gesetzt
66
67         __bis_SR_register(SCG0); // Disable the FLL control loop
68         UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
69         UCSCTL1 = DCORSEL_5; // Select DCO range 16MHz operation
70         UCSCTL2 = FLLD_1 + DCO_MP_8MHZ; // Set DCO Multiplier for 8MHz
71                                     // (N + 1) * FLLRef = Fdco
72                                     // (249 + 1) * 32768 = 8MHz
73         // Set FLL Div = fDCOCLK/2
74         __bic_SR_register(SCG0); // Enable the FLL control loop
75
76         // Worst-case settling time for the DCO when the DCO range bits have been
77         // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
78         // UG for optimization.
79         // 32 x 32 x 8 MHz / 32,768 Hz = 250000 = MCLK cycles for DCO to settle
80         __delay_cycles(250000);
81     }break;
82

```

```

84     case 12: {
86         clk_set = 12;    //CLK ist auf 12MHz gesetzt

88         __bis_SR_register(SCG0);           // Disable the FLL control loop
90         UCSCTL0 = 0x0000;                 // Set lowest possible DCOx, MODx
92         UCSCTL1 = DCORSEL_6;             // Select DCO range 24MHz operation
94         UCSCTL2 = FLLD_1 + DCO_MP_12MHZ; // Set DCO Multiplier for 12MHz
96                                         // (N + 1) * FLLRef = Fdco
98                                         // (374 + 1) * 32768 = 12MHz
100                                         // Set FLL Div = fDCOCLK/2
102         __bic_SR_register(SCG0);         // Enable the FLL control loop

104         // Worst-case settling time for the DCO when the DCO range bits have been
106         // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
108         // UG for optimization.
110         // 32 x 32 x 12 MHz / 32,768 Hz = 375000 = MCLK cycles for DCO to settle
112         __delay_cycles(375000);
114     }break;

116     case 16: {
118         clk_set = 16;    //CLK ist auf 16MHz gesetzt

120         __bis_SR_register(SCG0);           // Disable the FLL control loop
122         UCSCTL0 = 0x0000;                 // Set lowest possible DCOx, MODx
124         UCSCTL1 = DCORSEL_7;             // Select DCO range 24MHz operation
126         UCSCTL2 = FLLD_1 + DCO_MP_16MHZ; // Set DCO Multiplier for 12MHz
128                                         // (N + 1) * FLLRef = Fdco
130                                         // (487 + 1) * 32768 = 16MHz
132                                         // Set FLL Div = fDCOCLK/2
134         __bic_SR_register(SCG0);         // Enable the FLL control loop

136         // Worst-case settling time for the DCO when the DCO range bits have been
138         // changed is n x 32 x 32 x f_MCLK / f_FLL_reference. See UCS chapter in 5xx
140         // UG for optimization.
142         // 32 x 32 x 12 MHz / 32,768 Hz = 375000 = MCLK cycles for DCO to settle
144         __delay_cycles(500000);
146     }break;
148 }

```

code/ZSK3V04/clk.c

E.16 clk.h

```

1  /*****
2  ** Description:   clk.h
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:         24/04/2013
5  ** Last Update:  06/08/2014 – EM
6  ** Author:      Nico Sassano
7  *****/
8  #include "main.h"
9
10 #ifndef CLK_H_
11 #define CLK_H_
12
13
14 #define DCO_MP_1MHZ 29    // added 06/08/2014 – EM
15 #define DCO_MP_8MHZ 242 // added 06/08/2014 – EM
16 #define DCO_MP_12MHZ 365 // added 06/08/2014 – EM
17 #define DCO_MP_16MHZ 487 // added 06/08/2014 – EM
18
19 void clk_init_startup(void);
20 void clk_init_MHz(uint8_t mhz);
21
22 #endif /* CLK_H_ */

```

code/ZSK3V04/clk.h

E.17 delay.c

```

1  /*****
2  **  Description:   delay.h
3  **  Hardware:     BBATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  **  Date:        09/04/2013
5  **  Last Update: 18/07/2013
6  **  Author:      Nico Sassano
7  *****/
9  #include "main.h"
11 extern uint8_t clk_set;
13 /*-----
14  * Prototypes of the private functions
15  *-----*/
17 void delay(u16_t i);
19 /*-----
20  * Public functions
21  *-----*/
23 void delay_ms(u16_t delay_ms)
24 {
25     while (delay_ms > 0) {
26         delay(Delay_Cycles_Per_Ms);
27         delay_ms--;
28     }
29 }
31 void delay_100us_1MHz(u16_t delay_100us_1MHz)
32 {
33     while (delay_100us_1MHz > 0) {
34         delay(Delay_Cycles_Per_100us_1MHz);
35         delay_100us_1MHz--;
36     }
37 }
39 void delay_20us_1MHz(u16_t delay_10us_1MHz) //changed 01/10/2014 – EM
40 {
41     while (delay_10us_1MHz > 0) {
42         _NOP();
43         delay_10us_1MHz--;
44     }
45 }
47 void delay_10us_16MHz(u16_t delay_10us_16MHz)
48 {
49     while (delay_10us_16MHz > 0) {
50         delay(Delay_Cycles_Per_10us_16MHz);
51         delay_10us_16MHz--;
52     }
53 }
55 void new_delay_ms(uint16_t time_ms) {
56     uint16_t index = 0;
57     switch (clk_set) {
58         case 1: {
59             while (time_ms > 0) {
60                 index = 70;
61                 while (index > 0) {
62                     _NOP();
63                     index--;
64                 }
65                 time_ms--;
66             }
67         }
68         case 8: {
69             while (time_ms > 0) {
70                 index = 560;
71                 while (index > 0) {
72                     _NOP();
73                     index--;
74                 }
75                 time_ms--;
76             }
77         }
78     }
79 }
81 }break;

```

```

83
85     case 12: {
86         while (time_ms > 0) {
87             index = 840;
88             while (index > 0) {
89                 _NOP();
90                 index--;
91             }
92             time_ms--;
93         }break;
94
95     case 16: {
96         while (time_ms > 0) {
97             index = 1120;
98             while (index > 0) {
99                 _NOP();
100                index--;
101            }
102            time_ms--;
103        }break;
104    }
105 }
107
109 /*-----
110 Private functions
111 -----*/
112
113 void delay(u16_t i)
114 {
115     while (i > 0) {
116         _NOP();
117         i--;
118     }
119 }

```

code/ZSK3V04/delay.c

E.18 delay.h

```

1 /*-----
2 ** Description:    delay.h
3 ** Hardware:      BBATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4 ** Date:          09/04/2013
5 ** Last Update:   01/10/2014 – EM
6 ** Author:        Nico Sassano
7 *****/
8
9 #ifndef DELAY_H_
10 #define DELAY_H_
11
12 #include "main.h"
13
14 /*-----
15 Defines
16 -----*/
17
18 #define DELAY_CYCLES_PER_MS          259 //changed 01/10/2014 – EM
19 #define DELAY_CYCLES_PER_100US_1MHZ  22 //changed 01/10/2014 – EM
20 #define DELAY_CYCLES_PER_10US_16MHZ  36 //changed 01/10/2014 – EM
21
22 /*-----
23 Public functions
24 -----*/
25
26 void delay_ms(u16_t delay_ms);
27 void delay_100us_1MHz(u16_t delay_100us);
28 void delay_20us_1MHz(uint16_t); //changed 01/10/2014 – EM
29 void delay_10us_16MHz(uint16_t);
30 void new_delay_ms(uint16_t);
31
32 #endif /* DELAY_H_ */

```

code/ZSK3V04/delay.h

E.19 hal_pmm.c

```

2 //*****
3 // Function Library for setting the PMM
4 //   File: hal_pmm.c
5 //
6 //   Texas Instruments
7 //
8 //   Version 1.2
9 //   11/24/09
10 //
11 //   V1.0 Initial Version
12 //   V1.1 Adjustment to UG
13 //   V1.2 Added return values
14 //
15 //*****
16
17 /* *****
18 * THIS PROGRAM IS PROVIDED "AS IS". TI MAKES NO WARRANTIES OR
19 * REPRESENTATIONS, EITHER EXPRESS, IMPLIED OR STATUTORY,
20 * INCLUDING ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
21 * FOR A PARTICULAR PURPOSE, LACK OF VIRUSES, ACCURACY OR
22 * COMPLETENESS OF RESPONSES, RESULTS AND LACK OF NEGLIGENCE.
23 * TI DISCLAIMS ANY WARRANTY OF TITLE, QUIET ENJOYMENT, QUIET
24 * POSSESSION, AND NON-INFRINGEMENT OF ANY THIRD PARTY
25 * INTELLECTUAL PROPERTY RIGHTS WITH REGARD TO THE PROGRAM OR
26 * YOUR USE OF THE PROGRAM.
27 *
28 * IN NO EVENT SHALL TI BE LIABLE FOR ANY SPECIAL, INCIDENTAL,
29 * CONSEQUENTIAL OR INDIRECT DAMAGES, HOWEVER CAUSED, ON ANY
30 * THEORY OF LIABILITY AND WHETHER OR NOT TI HAS BEEN ADVISED
31 * OF THE POSSIBILITY OF SUCH DAMAGES, ARISING IN ANY WAY OUT
32 * OF THIS AGREEMENT, THE PROGRAM, OR YOUR USE OF THE PROGRAM.
33 * EXCLUDED DAMAGES INCLUDE, BUT ARE NOT LIMITED TO, COST OF
34 * REMOVAL OR REINSTALLATION, COMPUTER TIME, LABOR COSTS, LOSS
35 * OF GOODWILL, LOSS OF PROFITS, LOSS OF SAVINGS, OR LOSS OF
36 * USE OR INTERRUPTION OF BUSINESS. IN NO EVENT WILL TI'S
37 * AGGREGATE LIABILITY UNDER THIS AGREEMENT OR ARISING OUT OF
38 * YOUR USE OF THE PROGRAM EXCEED FIVE HUNDRED DOLLARS
39 * (U.S.$500).
40 *
41 * Unless otherwise stated, the Program written and copyrighted
42 * by Texas Instruments is distributed as "freeware". You may,
43 * only under TI's copyright in the Program, use and modify the
44 * Program without any charge or restriction. You may
45 * distribute to third parties, provided that you transfer a
46 * copy of this license to the third party and the third party
47 * agrees to these terms by its first use of the Program. You
48 * must reproduce the copyright notice and any other legend of
49 * ownership on each copy or partial copy, of the Program.
50 *
51 * You acknowledge and agree that the Program contains
52 * copyrighted material, trade secrets and other TI proprietary
53 * information and is protected by copyright laws,
54 * international copyright treaties, and trade secret laws, as
55 * well as other intellectual property laws. To protect TI's
56 * rights in the Program, you agree not to decompile, reverse
57 * engineer, disassemble or otherwise translate any object code
58 * versions of the Program to a human-readable form. You agree
59 * that in no event will you alter, remove or destroy any
60 * copyright notice included in the Program. TI reserves all
61 * rights not specifically granted under this license. Except
62 * as specifically provided herein, nothing in this agreement
63 * shall be construed as conferring by implication, estoppel,
64 * or otherwise, upon you, any license or other right under any
65 * TI patents, copyrights or trade secrets.
66 *
67 * You may not use the Program in non-TI devices.
68 * ***** */
69
70 #include "cc430f5137.h"
71 #include "hal_pmm.h"
72
73 #define _HAL_PMM_DISABLE_SVML_
74 #define _HAL_PMM_DISABLE_SVSL_
75 #define _HAL_PMM_DISABLE_FULL_PERFORMANCE_
76
77 //*****
78 #ifndef _HAL_PMM_DISABLE_SVML_
79 #define _HAL_PMM_SVMLE SVMLE
80 #else

```

```

#define _HAL_PMM_SVMLE 0
82 #endif
#define _HAL_PMM_DISABLE_SVSL_
84 #define _HAL_PMM_SVSLE SVSLE
#define _HAL_PMM_SVSLE 0
86 #endif
#define _HAL_PMM_DISABLE_FULL_PERFORMANCE_
88 #define _HAL_PMM_SVSFP SVSLFP
#define _HAL_PMM_SVSFP 0
90 #endif
92 //*****
94 // Set VCore
//*****
96 unsigned int SetVCore (unsigned char level)
{
98     unsigned int actlevel;
    unsigned int status = 0;
100     level &= PMMCOREV_3;           // Set Mask for Max. level
    actlevel = (PMMCTL0 & PMMCOREV_3); // Get actual VCore
102     while (((level != actlevel) && (status == 0)) || (level < actlevel)) // step by step increase or decrease
    {
104         {
            if (level > actlevel)
106                 status = SetVCoreUp(++actlevel);
            else
108                 status = SetVCoreDown(--actlevel);
        }
110     }
    return status;
112 }
//*****
114 // Set VCore Up
//*****
116 unsigned int SetVCoreUp (unsigned char level)
{
118     unsigned int PMMRIE_backup, SVSMHCTL_backup;
120     // Open PMM registers for write access
    PMMCTL0_H = 0xA5;
122     // Disable dedicated Interrupts to prevent that needed flags will be cleared
    PMMRIE_backup = PMMRIE;
124     PMMRIE &= ~(SVSMHDLIIE | SVSMLDIIE | SVMLVRIE | SVMHVLRIE | SVMHVRPE);
    // Set SVM highside to new level and check if a VCore increase is possible
126     SVSMHCTL_backup = SVSMHCTL;
    PMMIFG &= ~(SVMHIFG | SVSMHDIYIFG);
128     SVSMHCTL = SVMHE | SVMHFP | (SVSMHRRLO * level);
    // Wait until SVM highside is settled
130     while ((PMMIFG & SVSMHDIYIFG) == 0);
    // Disable full-performance mode to save energy
132     SVSMHCTL &= ~_HAL_PMM_SVSFP;
    // Check if a VCore increase is possible
134     if ((PMMIFG & SVMHIFG) == SVMHIFG) { // -> Vcc is to low for a Vcore increase
        // recover the previous settings
136         PMMIFG &= ~SVSMHDIYIFG;
        SVSMHCTL = SVSMHCTL_backup;
        // Wait until SVM highside is settled
140         while ((PMMIFG & SVSMHDIYIFG) == 0);
        // Clear all Flags
142         PMMIFG &= ~(SVMHVLRIE | SVMHIFG | SVSMHDIYIFG | SVMLVLRIFG | SVMLIFG | SVSMLDIYIFG);
        // backup PMM-Interrupt-Register
144         PMMRIE = PMMRIE_backup;
146         // Lock PMM registers for write access
        PMMCTL0_H = 0x00;
148         return PMM_STATUS_ERROR; // return: voltage not set
    }
    // Set also SVS highside to new level // -> Vcc is high enough for a Vcore increase
150     SVSMHCTL |= SVSHE | (SVSHRVLO * level);
    // Set SVM low side to new level
152     SVSMLCTL = SVMLE | SVMLFP | (SVSMLRRL0 * level);
    // Wait until SVM low side is settled
154     while ((PMMIFG & SVSMLDIYIFG) == 0);
    // Clear already set flags
156     PMMIFG &= ~(SVMLVLRIFG | SVMLIFG);
    // Set VCore to new level
158     PMMCTL0_L = PMMCOREV0 * level;
    // Wait until new level reached
160     if (PMMIFG & SVMLIFG)
        while ((PMMIFG & SVMLVLRIFG) == 0);
    // Set also SVS/SVM low side to new level
162     PMMIFG &= ~SVSMLDIYIFG;
    SVSMLCTL |= SVSLE | (SVSLRVLO * level);
164 }

```

```

166 // wait for lowside delay flags
167 while ((PMMIFG & SVSMLDLYIFG) == 0);
168
169 // Disable SVS/SVM Low
170 // Disable full-performance mode to save energy
171 SVSMHCTL &= ~(_HAL_PMM_DISABLE_SVSL+_HAL_PMM_DISABLE_SVML+_HAL_PMM_SVSFP);
172
173 // Clear all Flags
174 PMMIFG &= ~(SVMHVLRFIFG | SVMHIFG | SVSMHDLYIFG | SVMLVLRIFG | SVMLIFG | SVSMLDLYIFG);
175 // backup PMM-Interrupt-Register
176 PMMRIE = PMMRIE_backup;
177
178 // Lock PMM registers for write access
179 PMMCTL0_H = 0x00;
180 return PMM_STATUS_OK; // return: OK
181 }
182
183 //*****
184 // Set VCore down (Independent from the enabled Interrupts in PMMRIE)
185 //*****
186 unsigned int SetVCoreDown (unsigned char level)
187 {
188     unsigned int PMMRIE_backup;
189
190     // Open PMM registers for write access
191     PMMCTL0_H = 0xA5;
192
193     // Disable dedicated Interrupts to prevent that needed flags will be cleared
194     PMMRIE_backup = PMMRIE;
195     PMMRIE &= ~(SVSMHDLYIE | SVSMLDLYIE | SVMLVLRIE | SVMHVLRIE | SVMHVRPE);
196
197     // Set SVM high side and SVM low side to new level
198     PMMIFG &= ~(SVMHIFG | SVSMHDLYIFG | SVMLIFG | SVSMLDLYIFG);
199     SVSMHCTL = SVMHE | SVMHFP | (SVSMHRRLO * level);
200     SVSMLCTL = SVMLE | SVMLFP | (SVSMLRRL0 * level);
201     // Wait until SVM high side and SVM low side is settled
202     while ((PMMIFG & SVSMHDLYIFG) == 0 || (PMMIFG & SVSMLDLYIFG) == 0);
203
204     // Set VCore to new level
205     PMMCTL0_L = PMMCOREV0 * level;
206
207     // Set also SVS highside and SVS low side to new level
208     PMMIFG &= ~(SVSHIFG | SVSMHDLYIFG | SVSLIFG | SVSMLDLYIFG);
209     SVSMHCTL |= SVSHE | SVSHFP | (SVSHRVLO * level);
210     SVSMLCTL |= SVSLE | SVSLFP | (SVSLRVLO * level);
211     // Wait until SVS high side and SVS low side is settled
212     while ((PMMIFG & SVSMHDLYIFG) == 0 || (PMMIFG & SVSMLDLYIFG) == 0);
213     // Disable full-performance mode to save energy
214     SVSMHCTL &= ~_HAL_PMM_SVSFP;
215     // Disable SVS/SVM Low
216     // Disable full-performance mode to save energy
217     SVSMLCTL &= ~(_HAL_PMM_DISABLE_SVSL+_HAL_PMM_DISABLE_SVML+_HAL_PMM_SVSFP);
218
219     // Clear all Flags
220     PMMIFG &= ~(SVMHVLRFIFG | SVMHIFG | SVSMHDLYIFG | SVMLVLRIFG | SVMLIFG | SVSMLDLYIFG);
221     // backup PMM-Interrupt-Register
222     PMMRIE = PMMRIE_backup;
223     // Lock PMM registers for write access
224     PMMCTL0_H = 0x00;
225
226     if ((PMMIFG & SVMHIFG) == SVMHIFG)
227         return PMM_STATUS_ERROR; // Highside is still to low for the adjusted VCore Level
228     else return PMM_STATUS_OK; // Return: OK
229 }

```

code/ZSK3V04/hal_pmm.c

E.20 hal_pmm.h

```

2 //*****
2 // Function Library for setting the PMM
4 //   File: hal_pmm.h
4 //
4 //   Texas Instruments
6 //
6 //   Version 1.2
8 //   10/17/09
8 //
10 //   V1.0 Initial Version
10 //   V1.1 Adjustment to UG
12 //   V1.2 Added return values
12 //
12 //
12 //*****//=====
14
16 #ifndef __PMM
16 #define __PMM
18
18 #define PMM_STATUS_OK    0
20 #define PMM_STATUS_ERROR 1
20
22 //=====
24 /**
24  * Set the VCore to a new level if it is possible and return a
24  * error – value.
26  *
26  * \param   level      PMM level ID
28  * \return int    1: error / 0: done
28  */
30 unsigned int SetVCore (unsigned char level);
30
32 //=====
34 /**
34  * Set the VCore to a higher level, if it is possible.
34  * Return a 1 if voltage at highside (Vcc) is to low
36  * for the selected Level (level).
36  *
36  * \param   level      PMM level ID
38  * \return int    1: error / 0: done
38  */
40 unsigned int SetVCoreUp (unsigned char level);
40
42 //=====
44 /**
44  * Set the VCore to a lower level.
44  * Return a 1 if voltage at highside (Vcc) is still to low
46  * for the selected Level (level).
46  *
46  * \param   level      PMM level ID
48  * \return int    1: done with error / 0: done without error
48  */
50 unsigned int SetVCoreDown (unsigned char level);
50
52 #endif /* __PMM */
54

```

code/ZSK3V04/hal_pmm.h

E.21 i2c.c

```

2  /*****
3  ** Description:   I2C Interface
4  ** Hardware:     BBATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
5  ** Date:        05/03/2013
6  ** Last Update: 31/07/14 – EM
7  ** Author:      Nico Sassano
8  *****/
9
10 #include "main.h"
11
12 #define UCB0BR_BIT_CLK 100.0 // UCB0 Bit Clock [kHz]
13                               // UCB0 Baud Rate Control 0 Setting
14
15 /*****
16  Public functions
17 *****/
18
19 void i2c_init(void)
20 {
21     I2C_SDA_PxSEL |= I2C_SDA_PIN; //changed 31/07/14 – EM
22     I2C_SCL_PxSEL |= I2C_SCL_PIN; //Set I2C Pins to I2C CommunicationM
23
24     UCB0CTL1 |= UCSWRST; // Reset the USCI logic
25
26     /** control register 0 *****/
27     * Set UCB0CTL → Master mode | I2C Mode | Synchronous mode
28     * → Own address is a 7-bit address, Address slave
29     * with 7-bit address
30     *****/
31     UCB0CTL0 = (UCMST | UCMODE1 | UCMODE0 | UCSYNC);
32
33     /** control register 1 *****/
34     * Set UCB0CTL1 → clock source SMCLK | Software reset enable
35     * → Receiver | Acknowledge normally | No STOP generated |
36     * Do not generate START condition
37     *****/
38     UCB0CTL1 = (UCSSEL1 | UCSWRST);
39
40     /** bit rate control register 0/1 *****/
41     * → Datasheet S. 476 ←
42     *
43     * Baud rate = 100kbps
44     *
45     * → f_brc1k = SMCLK = 0.5MHz
46     * → UCB0RX = 5
47     * f_bitclk = f_brc1k / UCB0RX = 100kHz,
48     *****/
49     //UCB0BR0 = ((uint16_t) SMCLK / UCB0BR_BIT_CLK); // low byte, UCB0RX = (UCB0R0 + UCB0R1 x 128)
50     UCB0BR0 = 0x0A;
51     UCB0BR1 = 0x00; // high byte
52
53     /** Own Address Register *****/
54     * I2C own 7-bit address = 0x7B (123)
55     *****/
56     UCB0I2COA |= 0x007B;
57
58     /** Interrupt Enable Register *****/
59     * Interrupt disabled for Not-acknowledge, Start/Stop condition and
60     * Arbitration lost
61     *****/
62     UCB0I2CIE = 0x00;
63 }
64
65 void i2c_write(uint8_t slave_address, uint8_t data_length, uint8_t *data)
66 {
67     uint8_t i;
68
69     UCB0CTL1 |= UCTR; // set transmitter-mode
70     UCB0I2CSA = slave_address; // set slave address
71     UCB0CTL1 &= ~UCSWRST; // unset SWRESET
72     UCB0CTL1 |= UCTXSTT; // send START-CON
73     UCB0TXBUF = data[0]; // then write data
74
75     for(i = 1; i < data_length; i++) {
76         while(1) { // wait until ...
77             /* if ((UCB0STAT & UCNACKIFG) == UCNACKIFG) // NACK from slave
78                 {
79                     UCB0CTL1 |= UCTXSTP; // then send STOP-CON

```

```

84         UCB0STAT &= ~UCNACKIFG;           // reset flag
85         UCB0CTL1 |= UCSWRST;             // set SWRESET
86         break;
87     }*/
88     if((IFG2 & UCB0TXIFG) == UCB0TXIFG) // data / start-con was send
89     {
90         UCB0TXBUF = data[i];             // then write data
91         break;
92     }
93 }
94 }
95
96 while((IFG2 & UCB0TXIFG) != UCB0TXIFG); // wait until data/start-con was send
97
98 UCB0CTL1 |= UCTXSTP;                     // send STOP-COND
99 while((UCB0CTL1 & UCTXSTP) == UCTXSTP); // wait until STOP-con was send
100
101 UCB0CTL1 |= UCSWRST;                     // set SWRESET
102 }
103
104 void i2c_read(uint8_t slave_address, uint8_t data_length, uint8_t *data)
105 {
106     uint8_t i;
107
108     UCB0CTL1 &= ~UCTR;                   // reset transmitter-mode
109     UCB0I2CSA = slave_address;           // set slave address of sensor
110     UCB0CTL1 &= ~UCSWRST;                // unset SWRESET
111     UCB0CTL1 |= UCTXSTT;                  // send START-CON
112
113     if(data_length > 1)
114     {
115         for(i = 0; i < data_length; i++)
116         {
117             while(1)
118             {
119                 /******
120                 * IFG2 = Interrupt Flag Register 2
121                 *****/
122                 if((IFG2 & UCB0RXIFG) == UCB0RXIFG) // data / start-con was send
123                 {
124                     data[i] = UCB0RXBUF;           // readout data
125                     if(i == data_length-2)        // if next byte will be the last one
126                         UCB0CTL1 |= UCTXSTP;     // send STOP-COND after next receive
127
128                     break;
129                 }
130             }
131         }
132     }
133     else
134     {
135         while((UCB0CTL1 & UCTXSTT) == UCTXSTT); // wait for acknowledge of slave,
136         UCB0CTL1 |= UCTXSTP; // then send STOP-COND immediately
137
138         data[0] = UCB0RXBUF; // readout data
139     }
140
141     while((UCB0CTL1 & UCTXSTP) == UCTXSTP); // wait until STOP-con was send
142     UCB0CTL1 |= UCSWRST; // set SWRESET
143 }

```

code/ZSK3V04/i2c.c

E.22 i2c.h

```

1  /*****
2  ** Description:   I2C Interface
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 - 09/2014 - EM
4  ** Date:        05/03/2013
5  ** Last Update: 31/07/2014
6  ** Author:      Nico Sassano
7  *****/
8  #ifndef I2C_H_
9  #define I2C_H_
10
11 #include "main.h"
12
13 /*****
14 * Defines
15 *****/
16 /* Already defined by LED.h // commented out 31/07/2014 - EM
17
18 #define LED_1_PxDIR   (P5DIR)
19 #define LED_1_PxOUT  (P5OUT)
20 #define LED_1_PIN    (BIT4)
21
22 #define LED_2_PxDIR   (P5DIR)
23 #define LED_2_PxOUT  (P5OUT)
24 #define LED_2_PIN    (BIT3)
25
26 #define LED_3_PxDIR   (P5DIR)
27 #define LED_3_PxOUT  (P5OUT)
28 #define LED_3_PIN    (BIT2)*/
29
30 /* Bending Defines for CC430 */
31
32 #define I2C_SDA_PxSEL (P1SEL) // added 31/07/2014 - EM
33 #define I2C_SDA_PIN  (BIT3)  // added 31/07/2014 - EM
34 #define I2C_SCL_PxSEL (P1SEL) // added 31/07/2014 - EM
35 #define I2C_SCL_PIN  (BIT2)  // added 31/07/2014 - EM
36
37 #define UCB0TXIFG    UCTXIFG // added 31/07/2014 - EM
38 #define UCB0RXIFG    UCRXIFG // added 31/07/2014 - EM
39 #define UCB0I2CIE    UCB0IE  // added 31/07/2014 - EM
40 #define IFG2         UCB0IFG // added 31/07/2014 - EM
41
42 /*****
43 * Prototyping declaration
44 *****/
45 unsigned char *PTxData; // Pointer to TX data
46 unsigned char TXByteCtr; // added 31/07/2014 - EM
47
48 void i2c_init(void);
49 void i2c_write(uint8_t , uint8_t , uint8_t *);
50 void i2c_read(uint8_t , uint8_t , uint8_t *);
51 #endif /* I2C_H_ */

```

code/ZSK3V04/i2c.h

E.23 init.c

```

2  /*****
3  ** Description:   init.c
4  ** Hardware:     BBATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
5  ** Date:         09/04/2013
6  ** Last Update:  26/09/2014 – EM
7  ** Author:      Nico Sassano
8  *****/
9
10 #include "main.h"
11
12 extern volatile uint8_t brate_start;
13 extern volatile uint8_t brate;
14
15 extern volatile uint16_t upper_alarm_temp;
16 extern volatile uint16_t lower_alarm_temp;
17
18 extern volatile uint8_t irq_alert;      // TMP102 Alarm
19
20 void init(void) {
21
22     TPS61201_PxDIR |= TPS61201_PIN;
23     TPS61201_ENABLE;
24
25     // LEDs initialisieren
26     led_init();
27     i2c_init();
28     // Test Port als Ausgang konfigurieren
29     TEST_PORT_PxDIR |= TEST_PORT_PIN;
30
31     // Alles LED leuchten 3 Sekunden beim start
32     led_on(LED_ALL);
33     delay_ms(300);
34     led_off(LED_ALL);
35
36     brate = brate_start;
37
38     // RF-switch
39     adg918_init();
40     adg918_wakeup(); // Connect the loop antenna with the wakeup circuit
41
42     // Balancing unit
43     balancing_init();
44     balancing_off(); // Balancing unit off
45
46     /*****
47     ** Temperatursensor konfigurieren
48     *****/
49     temp_sensor_init();
50     temp_sensor_config_reg();
51     temp_sensor_set_alert(lower_alarm_temp, upper_alarm_temp);
52     IRQ_ALERT_SET_LOW; // normale Temperaur setzen
53     temp_sensor_get_contr_reg();
54
55     /*****
56     ** Timer konfigurieren
57     *****/
58     timer_a_init();
59     timer_b_init();
60
61     // CC1101 transceiver
62     // tx_carrier();
63     cc430_init(); // changed 26/09/2014 – EM
64     cc430_power_up_reset(); // changed 26/09/2014 – EM
65
66 A
67
68     cc430_sleep(); // Power down state // changed 26/09/2014 – EM
69
70     // Configure packet received interrupt
71     CC430_END_OF_PKT_CLEAR_IRQ; // changed 26/09/2014 – EM
72     CC430_END_OF_PKT_IRQ_DISABLE; // changed 26/09/2014 – EM
73
74     adc24_volt_init(ADC24_500_SPS); // added 26/09/2014 – EM
75
76     // LF wakeup receiver
77     as3930_init();
78     as3930_preset_default(); // Reset
79     as3930_config_no_pattern(); // Wakeup upon LF carrier detection
80     as3930_clear_wakeup(); // Clear wakeup
81
82     _EINT();

```

```
84  /** Soll einschlafen **/
85  // Configure Wake interrupt
86  AS3930_WAKE_CLEAR_IRQ;
87  AS3930_WAKE_IRQ_ENABLE;
88
89
90  // Global interrupt enable
91
92
93  // Enter Low Power Mode 4 (LPM4) with all clocks disabled
94  // (wait for wakeup)
95
96  AS3930_WAKE_IRQ_ENABLE;
97  AS3930_WAKE_CLEAR_IRQ;
98  ENTER_LPM4;
99  /******
100
101
102 }
103
104 void init_for_sleep(void) {
105
106  // RF-switch
107  adg918_init();
108  adg918_wakeup(); // Connect the loop antenna with the wakeup circuit
109
110  balancing_off(); // Balancing unit off
111
112
113  // CC1101 transceiver
114  cc430_init(); // changed 26/09/2014 – EM
115  cc430_power_up_reset(); // changed 26/09/2014 – EM
116  cc430_sleep(); // Power down state // changed 26/09/2014 – EM
117
118  // Configure packet received interrupt
119  CC430_END_OF_PKT_CLEAR_IRQ; // changed 26/09/2014 – EM
120  CC430_END_OF_PKT_IRQ_DISABLE; // changed 26/09/2014 – EM
121
122  // LF wakeup receiver
123  as3930_init();
124  as3930_preset_default(); // Reset
125  as3930_config_no_pattern(); // Wakeup upon LF carrier detection
126  as3930_clear_wakeup(); // Clear wakeup
127
128  // Configure Wake interrupt
129  AS3930_WAKE_CLEAR_IRQ;
130  AS3930_WAKE_IRQ_ENABLE;
131
132  // Global interrupt enable
133
134  _EINT();
135  // Enter Low Power Mode 4 (LPM4) with all clocks disabled
136  // (wait for wakeup)
137
138  // AS3930_WAKE_IRQ_DISABLE;
139  // AS3930_WAKE_CLEAR_IRQ;
140  // tx_carrier();
141  //ENTER_LPM4;
142
143 }
144 }
```

code/ZSK3V04/init.c

E.24 *init.h*

```
1  /*****
2  **   Description:   init.h
3  **   Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  **   Date:        09/04/2013
5  **   Last Update: 18/07/2013
6  **   Author:      Nico Sassano
7  *****/
8
9  #ifndef INIT_H_
10 #define INIT_H_
11
12 void init(void);
13 void init_for_sleep(void);
14
15 #endif /* INIT_H_ */
```

code/ZSK3V04/init.h

E.25 isr.c

```

1  /*****
2  ** Description:   isr.c
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 — 09/2014 — EM
4  ** Date:        08/10/2014
5  ** Last Update: 08/10/2014
6  ** Author:      Eike Mense
7  *****/
9  #include "main.h"
11
12 extern volatile uint8_t wakeup_state;
13
14 //extern volatile uint8_t state;
15 extern volatile state_t state;
16
17 /*****
18 ** CLK
19 *****/
20 extern volatile uint8_t clk_set;
21
22 /*****
23 ** RX
24 *****/
25 extern volatile uint8_t rx_command;
26 extern volatile uint8_t rx_data_length;
27
28 /*****
29 ** Balancing
30 *****/
31 extern volatile uint16_t balancing_volt; // Zielwert der Balancierung
32 extern volatile uint16_t balancing_time;
33 extern volatile uint8_t balanc_state;
34 extern volatile uint8_t temp_state;
35 extern volatile uint16_t upper_balanc_temp;
36 extern volatile uint16_t lower_balanc_temp;
37 extern volatile uint16_t upper_alarm_temp;
38 extern volatile uint16_t lower_alarm_temp;
39
40 /*****
41 ** Data buffer
42 *****/
43 uint16_t config_value;
44 extern volatile uint16_t sample_burst_buf[BURST_VALUES];
45 extern volatile uint16_t sample_buf_volt; // The latest cell voltage sample
46 //extern volatile uint16_t sample_buf_temp;
47
48 /*****
49 ** Kalibrierung
50 *****/
51 extern volatile uint8_t cali_pos_offset_tmp102;
52 extern volatile uint8_t cali_neg_offset_tmp102;
53 extern volatile uint8_t cali_pos_offset_msp430;
54 extern volatile uint8_t cali_neg_offset_msp430;
55 extern volatile uint8_t cali_pos_offset_adc;
56 extern volatile uint8_t cali_neg_offset_adc;
57
58 /*****
59 ** Burst Mode
60 *****/
61 extern volatile uint8_t burst_freq; // Burst Frequenz
62 extern volatile uint16_t burst_values; // Anzahl der erwarteten Burst Werte
63 extern volatile uint16_t burst_counter; // Counter der Burst-Werte
64 extern volatile uint8_t frame_number;
65 extern volatile uint8_t burst_frame_lenght; // 50 -> 25 Werten
66 extern volatile uint8_t burst_error;
67 extern volatile uint8_t burst_error_flag;
68
69 extern volatile uint8_t adc_select;
70
71 /*****
72 ** Interruptflags
73 *****/
74 extern volatile uint8_t irq_mode; // PORT1 IRQ Status
75 extern volatile uint8_t irq_send_done_flag; // CC1101 senden
76 extern volatile uint8_t irq_alert; // TMP102 Alarm
77 extern volatile uint8_t irq_timera; // Status TimerA
78 extern volatile uint8_t irq_timerb; // Status TimerB
79
80 /*****
81 ** Communication states

```

```

83  *****/
84  extern volatile uint8_t command_recived;
85  extern volatile uint8_t wakeup_state;
86  extern volatile uint8_t brate_start;
87  extern volatile uint8_t brate;
88
89  volatile uint16_t test = 0;
90
91
92
93  /**
94  **
95  **
96  *****/
97  #pragma vector=CC1101_VECTOR
98  __interrupt void CC1101_ISR(void)
99  {
100     switch(__even_in_range(RF1AIV,32)) // Prioritizing Radio Core Interrupt
101     {
102     case 0: break; // No RF core interrupt pending
103     case 2: break; // RFIFG0
104     case 4: break; // RFIFG1
105     case 6: break; // RFIFG2
106     case 8: break; // RFIFG3
107     case 10: break; // RFIFG4
108     case 12: break; // RFIFG5
109     case 14: break; // RFIFG6
110     case 16: break; // RFIFG7
111     case 18: break; // RFIFG8
112     case 20: // End of Packet IRQ Recieved
113
114     if (IRQ_IS_RX) {
115         /**
116         ** IRQ Packet empfangen
117         *****/
118         //TIMER_A_0_CM_IRQ_DISABLE;
119         _DINT(); // Globale Interrups ausschalten
120
121         volatile uint8_t bytes_in_fifo = 0;
122         CC430_END_OF_PKT_IRQ_DISABLE;
123         // CC430_END_OF_PKT_CLEAR_IRQ; // Seems to Auto-Clear on Read from RX-Fifo TODO : verifizieren
124
125         rx_command = COMMAND_DOWNLINK_LINKWOWN;
126         command_recived = 1;
127         bytes_in_fifo = cc430_get_rxbytes();
128         if (bytes_in_fifo >= 2)
129             bytes_in_fifo -= 2; //Non-Zero Values from get_rxbytes are to great by 2 TODO Ursache ermitteln
130
131         uint8_t rxbuf[64];
132         // Check whether received data is valid
133         if ((bytes_in_fifo == HEADER_LENGTH + rx_data_length)) {
134
135
136
137
138         cc430_read_rx_fifo(rxbuf, HEADER_LENGTH + rx_data_length);
139         rx_data_length = 0; // Datenlänge wieder zurücksetzen
140
141         if (rxbuf[0] == BROADCAST || rxbuf[0] == ADDRESS_THIS_SENSOR) { // TODO Adresse müsste automatisch geprüft werden.
142
143             led_on(LED_RX); // Empfangs LED an
144
145             rx_command = rxbuf[1]; // Empfangenes Kommando
146
147             switch(rx_command) {
148                 /**
149                 ** Dekodierung des WAKEUP Kommandos
150                 ** Paketzusammenstellung:
151                 ** ( Adr. ZS | Kommando | 0x00 | 0x00 )
152                 *****/
153                 case COMMAND_WAKEUP: {
154                     state = S_WAKEUP_RX;
155                     wakeup_state = 1;
156                 }break;
157
158                 /**
159                 ** Dekodierung des WAKEUP_DONE Kommandos
160                 ** Paketzusammenstellung:
161                 ** ( Adr. ZS | Kommando | 0x00 | 0x00 )
162                 *****/
163                 case COMMAND_WAKEUP_DONE: {
164                     state = S_WAKEUP_DONE;
165                     if (!wakeup_state)
166                         rx_command = COMMAND_DOWNLINK_SLEEP;
167

```

```

169         }break;
171         /*****
173         ** Dekodierung des CONFIG_SET Kommandos
175         ** Paketzusammenstellung:
177         ** ( Adr. ZS | Kommando | Anzahl | 0x00 )
179         *****/
181         case COMMAND_DOWNLINK_CONFIG_SET: {
183             rx_data_length = rxbuf[2]; // Länge der nächsten Datensendung
185
187             }break;
189
191             /*****
193             ** Dekodierung des CONFIG Kommandos
195             ** Paketzusammenstellung:
197             **   0 1 2 3
199             ** ( Adr. ZS | Kommando | 0x00 | 0x00 )
201             **   0 1 2 3 4 5 6 7 8 9 10
203             ** ( Brate | oberer Bal. Wert | unterer Bal. Wert | oberer Alarmwert | unterer Alarmwert | Burst Framelänge |
205             ADC Auswahl)
207             *****/
209             case COMMAND_DOWNLINK_CONFIG: {
211                 rx_data_length = 0; // Datenlänge zurücksetzen
213                 uint16_t msb = 0;
215                 uint16_t lsb = 0;
217
219                 // Übertragungsrate
221                 brate = rxbuf[HEADER_LENGTH + 0];
223
225                 // oberer Balancierungswert
227                 msb = (((uint16_t)(rxbuf[HEADER_LENGTH + 1] & 0x0F)) << 8) & 0xFF00;
229                 lsb = (((uint16_t)(rxbuf[HEADER_LENGTH + 2] & 0xFF)) << 0) & 0x00FF;
231                 upper_balanc_temp = msb | lsb;
233                 msb = 0;
235                 lsb = 0;
237
239                 // unterer Balancierungswert
241                 msb = (((uint16_t)(rxbuf[HEADER_LENGTH + 3] & 0x0F)) << 8) & 0xFF00;
243                 lsb = (((uint16_t)(rxbuf[HEADER_LENGTH + 4] & 0xFF)) << 0) & 0x00FF;
245                 lower_balanc_temp = msb | lsb;
247                 msb = 0;
249                 lsb = 0;
251
253                 // oberer Alarmwert
255                 msb = (((uint16_t)(rxbuf[HEADER_LENGTH + 5] & 0x0F)) << 8) & 0xFF00;
257                 lsb = (((uint16_t)(rxbuf[HEADER_LENGTH + 6] & 0xFF)) << 0) & 0x00FF;
259                 upper_alarm_temp = msb | lsb;
261                 msb = 0;
263                 lsb = 0;
265
267                 // unterer Alarmwert
269                 msb = (((uint16_t)(rxbuf[HEADER_LENGTH + 7] & 0x0F)) << 8) & 0xFF00;
271                 lsb = (((uint16_t)(rxbuf[HEADER_LENGTH + 8] & 0xFF)) << 0) & 0x00FF;
273                 lower_alarm_temp = msb | lsb;
275
277                 // Burst Framelänge
279                 burst_frame_lenght = rxbuf[HEADER_LENGTH + 9];
281
283                 adc_select = rxbuf[HEADER_LENGTH + 10];
285
287             }break;
289
291             /*****
293             ** Dekodierung des Balancierungsheader
295             ** Paketzusammenstellung:
297             ** ( Adr. ZS | Kommando | VOLT_MSB | VOLT_LSB )
299             *****/
301             case COMMAND_DOWNLINK_BALANCING_ON: {
303                 uint16_t volt_msb = 0;
305                 uint16_t volt_lsb = 0;
307
309                 volt_msb = (((uint16_t)(rxbuf[3] & 0x0F)) << 8) & 0xFF00;
311                 volt_lsb = (((uint16_t)(rxbuf[4] & 0xFF)) << 0) & 0x00FF;
313
315                 balancing_volt = volt_msb | volt_lsb;
317                 balancing_volt = 2620; //TEST
319
321             }break;
323
325             /*****
327             ** Dekodierung des Burstheader
329             ** Paketzusammenstellung:
331             ** ( Adr. ZS | Kommando | Burst Freq | Anzahl Werte )
333             *****/

```

```
253     case COMMAND_DOWNLINK_BURST_MODE: {
254         burst_freq = rxbuf[2];
255         uint8_t burst_value = rxbuf[3];
256
257         switch(burst_value) {
258             case BURST_VALUES_50:
259                 burst_values = 50;
260                 break;
261             case BURST_VALUES_100:
262                 burst_values = 100;
263                 break;
264             case BURST_VALUES_150:
265                 burst_values = 150;
266                 break;
267             case BURST_VALUES_200:
268                 burst_values = 200;
269                 break;
270             case BURST_VALUES_250:
271                 burst_values = 250;
272                 break;
273             case BURST_VALUES_300:
274                 burst_values = 300;
275                 break;
276             case BURST_VALUES_350:
277                 burst_values = 350;
278                 break;
279             case BURST_VALUES_400:
280                 burst_values = 400;
281                 break;
282             case BURST_VALUES_450:
283                 burst_values = 450;
284                 break;
285             case BURST_VALUES_500:
286                 burst_values = 500;
287                 break;
288             case BURST_VALUES_550:
289                 burst_values = 550;
290                 break;
291             case BURST_VALUES_600:
292                 burst_values = 600;
293                 break;
294             case BURST_VALUES_650:
295                 burst_values = 650;
296                 break;
297             case BURST_VALUES_700:
298                 burst_values = 700;
299                 break;
300             case BURST_VALUES_750:
301                 burst_values = 750;
302                 break;
303             case BURST_VALUES_800:
304                 burst_values = 800;
305                 break;
306             case BURST_VALUES_850:
307                 burst_values = 850;
308                 break;
309             case BURST_VALUES_900:
310                 burst_values = 900;
311                 break;
312             case BURST_VALUES_1000:
313                 burst_values = 1000;
314                 break;
315             case BURST_VALUES_1500:
316                 burst_values = 1500;
317                 break;
318         }
319     }
```

```
337         case BURST_VALUES_1900:
339             burst_values = 1900;
340             break;
341     }
342
343     /* TODO KENNZEICHEN
344     * NEU von EIKE für ADC24
345     */
346     if (adc_select == ADC24_EXT_SELECT) {
347     switch (burst_freq) {
348
349     case BURST_FREQ_10000HZ: {
350         // Unable for direct measurment
351     }break;
352
353     case BURST_FREQ_8000HZ: {
354         adc24_volt_cont_init(ADC24_8000_SPS); // Unable for direct measurment
355     }break;
356
357     case BURST_FREQ_6000HZ: {
358         adc24_volt_cont_init(ADC24_8000_SPS); // Unable for direct measurment
359     }break;
360
361     case BURST_FREQ_4000HZ: {
362         adc24_volt_cont_init(ADC24_4000_SPS); // Unable for direct measurment
363     }break;
364
365     case BURST_FREQ_2000HZ: {
366         adc24_volt_cont_init(ADC24_2000_SPS); // Unable for direct measurment
367     }break;
368
369     case BURST_FREQ_1000HZ: {
370         adc24_volt_init(ADC24_8000_SPS);
371     }break;
372
373     case BURST_FREQ_950HZ: {
374         adc24_volt_init(ADC24_8000_SPS);
375     }break;
376
377     case BURST_FREQ_900HZ: {
378         adc24_volt_init(ADC24_8000_SPS);
379     }break;
380
381     case BURST_FREQ_850HZ: {
382         adc24_volt_init(ADC24_8000_SPS);
383     }break;
384
385     case BURST_FREQ_800HZ: {
386         adc24_volt_init(ADC24_8000_SPS);
387     }break;
388
389     case BURST_FREQ_750HZ: {
390         adc24_volt_init(ADC24_8000_SPS);
391     }break;
392
393     case BURST_FREQ_700HZ: {
394         adc24_volt_init(ADC24_4000_SPS);
395     }break;
396
397     case BURST_FREQ_650HZ: {
398         adc24_volt_init(ADC24_4000_SPS);
399     }break;
400
401     case BURST_FREQ_600HZ: {
402         adc24_volt_init(ADC24_4000_SPS);
403     }break;
404
405     case BURST_FREQ_550HZ: {
406         adc24_volt_init(ADC24_4000_SPS);
407     }break;
408
409     case BURST_FREQ_500HZ: {
410         adc24_volt_init(ADC24_4000_SPS);
411     }break;
412
413     case BURST_FREQ_450HZ: {
414         adc24_volt_init(ADC24_4000_SPS);
415     }break;
416
417     case BURST_FREQ_400HZ: {
418         adc24_volt_init(ADC24_4000_SPS);
419     }break;
420
421     }
```

```

423     case BURST_FREQ_350HZ: {
424         adc24_volt_init(ADC24_2000_SPS);
425     }break;
427     case BURST_FREQ_300HZ: {
428         adc24_volt_init(ADC24_2000_SPS);
429     }break;
431     case BURST_FREQ_250HZ: {
432         adc24_volt_init(ADC24_2000_SPS);
433     }break;
435     case BURST_FREQ_200HZ: {
436         adc24_volt_init(ADC24_1000_SPS);
437     }break;
439     case BURST_FREQ_150HZ: {
440         adc24_volt_init(ADC24_1000_SPS);
441     }break;
443     case BURST_FREQ_100HZ: {
444         adc24_volt_init(ADC24_1000_SPS);
445     }break;
447     case BURST_FREQ_50HZ: {
448         adc24_volt_init(ADC24_250_SPS);
449     }break;
451     }
453 }
455
456 //*****
457 ** Dekodierung des Burstheader
458 ** Paketzusammenstellung:
459 ** ( Adr. ZS | Kommando | Frame Nummer | 0x00 )
460 //*****
461 case COMMAND_DOWNLINK_BURST_DATA_RX: {
462     frame_number = rxbuf[2];
463 }break;
465
466 //*****
467 ** Dekodierung des Kalibrierungsheader: TMP102
468 ** Paketzusammenstellung:
469 ** ( Adr. ZS | Kommando | Pos. Offset | Neg. Offset )
470 //*****
471 case COMMAND_DOWNLINK_CALIBRATION_TMP102: {
472     cali_pos_offset_tmp102 = rxbuf[2];
473     cali_neg_offset_tmp102 = rxbuf[3];
474 }break;
476
477 //*****
478 ** Dekodierung des Kalibrierungsheader: MSP430
479 ** Paketzusammenstellung:
480 ** ( Adr. ZS | Kommando | Pos. Offset | Neg. Offset )
481 //*****
482 case COMMAND_DOWNLINK_CALIBRATION_MSP430: {
483     cali_pos_offset_msp430 = rxbuf[2];
484     cali_neg_offset_msp430 = rxbuf[3];
485 }break;
487
488 //*****
489 ** Dekodierung des Kalibrierungsheader: ADC
490 ** Paketzusammenstellung:
491 ** ( Adr. ZS | Kommando | Pos. Offset | Neg. Offset )
492 //*****
493 case COMMAND_DOWNLINK_CALIBRATION_ADC: {
494     cali_pos_offset_adc = rxbuf[2];
495     cali_neg_offset_adc = rxbuf[3];
496 }break;
498
499     default: break;
501 }
502 }
503 led_off(LED_RX);
504 } else {
505     cc430_read_rx_fifo(rxbuf, bytes_in_fifo); //TODO Check. Dummy read to reset Rx Flag
506 }
507
508 //TIMER_A_0_CM_IRQ_ENABLE;
509 _EINT(); // Globale Interrupts einschalten

```

```

507     } else if (IRQ_IS_TX) {
509         CC430_END_OF_PKT_IRQ_DISABLE;
511         //CC430_END_OF_PKT_CLEAR_IRQ; Seems to Auto-Clear TODO : Herausfinden, bei was Auto-Clear
        irq_send_done_flag = 1;
    }
513     break; // RFIFG9
515     case 22: break; // RFIFG10
517     case 24: break; // RFIFG11
519     case 26: break; // RFIFG12
521     case 28: break; // RFIFG13
523     case 30: break; // RFIFG14
525     case 32: break; // RFIFG15
    }
}
#pragma vector=PORT1_VECTOR
__interrupt void PORT1_ISR(void)
{
525     switch(__even_in_range(P1IV,16))
    {
527         case 0: break;
529         case 2: break; // Vector P1IFG.0
531         case 4: // Temp IRQ Empfangeln
            if (IRQ_ALERT_IS_LOW) { // Anfrage Alarm auslösen
533                 TMP102_ALERT_IRQ_DISABLE; // Interrupt stoppen
535                 TMP102_ALERT_CLEAR_IRQ;
537                 //led_off(LED_AWAKE);
539                 IRQ_ALERT_SET_HIGH; // Alarm setzen
541                 TMP102_SET_IRQ_RISING_EDGE; // IRQ auf steigende Finke setzen
543                 TMP102_ALERT_CLEAR_IRQ;
545                 TMP102_ALERT_IRQ_ENABLE;
547             } else if (IRQ_ALERT_IS_HIGH) { // Anfrage Ararm zurücksetzen
549                 TMP102_ALERT_IRQ_DISABLE; // Interrupt stoppen
551                 TMP102_ALERT_CLEAR_IRQ;
553                 //led_on(LED_AWAKE);
555                 IRQ_ALERT_SET_LOW; // Alarm löschen
557                 TMP102_SET_IRQ_FALLING_EDGE; // IRQ auf fallende Flanke setzen
559                 TMP102_ALERT_CLEAR_IRQ;
561                 TMP102_ALERT_IRQ_ENABLE;
563             }
565         break; // Vector P1IFG.1
567         case 6: break; // Vector P1IFG.2
569         case 8: break; // Vector P1IFG.3
571         case 10: break; // Vector P1IFG.4
573         case 12: break; // Vector P1IFG.5
575         case 14: break; // Vector P1IFG.6
577         case 16: break; // Vector P1IFG.7
    }
}
}
567 /**
569 ** IRQ Temperatursensor TMP102
571 ** Alarmausgang
573 *****/
#pragma vector=PORT2_VECTOR
__interrupt void PORT2_ISR(void)
{
575     switch(__even_in_range(P2IV,16))
    {
577         case 0: break; // No Interrupt
579         case 2: break; // P2.0
581         case 4: break; // P2.1
583         case 6: break; // P2.2
585         case 8: break; // P2.3
587         case 10: break; // P2.4
589         case 12: // Wake interrupt occurred
            /**
            ** IRQ Wakeup empfangen
            *****/
            // Exit Low Power Mode 4
            EXIT_LPM4;
589             // Disable and clear the wake interrupt as the sensor is awake now
591             AS3930_WAKE_IRQ_DISABLE;
    }
}

```

```

593     AS9930_WAKE_CLEAR_IRQ;
594
595     //TMP102_SET_IRQ_FALLING_EDGE;
596     //TMP102_ALERT_IRQ_ENABLE;
597     //TMP102_ALERT_CLEAR_IRQ;
598
599     // Turn on the red LED
600     led_on(LED_AWAKE);
601     //TIMER_B_START;
602
603     // Change to RX state
604     adg918_transceiver();           // Connect the loop antenne with the transceiver
605     adc12_volt_init(clk_set);       // Initialize ADC
606
607     state = S_WAKEUP;
608
609     rx_data_length = 0;             // Standart Datenlänge empfangen
610     cc430_set_rx(brate_start);
611     rx(HEADER_LENGTH + rx_data_length);
612
613     break; // P2.5
614 case 14: // Recieved Burst Signal
615     /*****
616     ** IRQ Burstmode
617     *****/
618     // Interrupt disablen
619     // P3OUT &= ~BIT4; // TODO ENTFERNEN
620     CC430_BURST_SIG_IRQ_DISABLE;
621     CC430_BURST_SIG_CLEAR_IRQ;
622
623     TIMER_B_STOP; // Timer stoppen
624
625     // P3OUT &= ~BIT4; // TODO ENTFERNEN
626     switch(adc_select) { // EM 01.10.2014
627     case ADC12_INT_SELECT:
628         sample_burst_buf[burst_counter] = adc12_get_volt_sample(clk_set);
629         break;
630     case ADC24_EXT_SELECT :
631         sample_burst_buf[burst_counter] = adc24_get_volt_sample(clk_set);
632         break;
633     }
634
635     burst_counter++; // Burstwert hochzählen
636
637     if(burst_freq == BURST_FREQ_2000HZ || burst_freq == BURST_FREQ_4000HZ || burst_freq == BURST_FREQ_6000HZ || burst_freq ==
638     BURST_FREQ_8000HZ || burst_freq == BURST_FREQ_10000HZ)
639     {
640         CC430_BURST_SIG_CLEAR_IRQ;
641         if(burst_counter < burst_values)
642             CC430_BURST_SIG_IRQ_ENABLE;
643         //Flag zurücksetzen
644         TIMER_B_FLAG_RESET;
645     }
646
647
648     // Timer einstellen
649     timer_b_init_burst(burst_freq);
650
651     // Timer starten
652     TIMER_B_START_UP_MODE;
653     // P3OUT |= BIT4; // TODO ENTFERNEN
654     break; // P2.6
655 case 16: break; // P2.7
656 }
657 }
658
659
660 /*****
661 ** ISR TIMERA0: Balancierung 500ms
662 **
663 *****/
664 #pragma vector=TIMER0_A0_VECTOR
665 __interrupt void TIMER0_A0_ISR(void)
666 {
667     if (IRQ_TIMERA_IS_DELAY) {
668         __bic_SR_register_on_exit(LPM4_bits);
669     }
670
671     if (IRQ_TIMERA_IS_BALANCING) {
672
673         // Keine nested Interrupt
674         CC430_END_OF_PKT_IRQ_DISABLE;
675     }

```

```

677     CC430_BURST_SIG_IRQ_DISABLE;
678     balancing_time++;
679
680     // 10min Balancieren -> 10min * 60sek *2 = 1200
681     if(balancing_time < 1200) {
682
683         uint16_t actual_volt = 0x0000;
684         uint16_t actual_temp = 0x0000;
685
686         // Aktuelle Werte holen
687         actual_volt = adc12_get_volt_sample(clk_set);
688         actual_temp = temp_sensor_get_temp();
689
690         sample_buf_volt = actual_volt;
691
692         // Temperaturkontrolle
693         if (TEMP_IS_NORMAL) { // Temperatur ist Normal
694             if (actual_temp > upper_balanc_temp) // Ist aktuelle Temp. zu hoch?
695                 TEMP_SET_HIGH;
696         } else if (TEMP_IS_HIGH) {
697             if (actual_temp < lower_balanc_temp) // Ist aktuelle Temp. ok?
698                 TEMP_SET_NORMAL;
699         }
700
701         // Spannungskontrolle
702         if (actual_volt > balancing_volt) {
703             if (TEMP_IS_NORMAL) {
704                 balancing_on();
705             } else {
706                 balancing_off();
707             }
708         } else { // Stop Balancing
709             TIMER_A_STOP;
710             balancing_off();
711             balanc_state = OFF;
712             IRQ_TIMER_A_UNSET_BALANCING;
713             TIMER_A_0_CM_IRQ_DISABLE;
714             TIMER_A_1_CM_IRQ_DISABLE;
715         }
716     } else {
717         TIMER_A_STOP;
718         balancing_off();
719         balanc_state = OFF;
720         IRQ_TIMER_A_UNSET_BALANCING;
721         TIMER_A_0_CM_IRQ_DISABLE;
722         TIMER_A_1_CM_IRQ_DISABLE;
723     }
724
725     if(balanc_state == OFF) {
726         TIMER_A_0_CM_IRQ_DISABLE;
727         TIMER_A_1_CM_IRQ_DISABLE;
728     }
729
730     CC430_END_OF_PKT_IRQ_ENABLE;
731     CC430_BURST_SIG_IRQ_ENABLE;
732 }
733 }
734
735 // #pragma vector=TIMER0_A1_VECTOR
736 // __interrupt void TIMER0_A1_ISR(void)
737 // {
738 //     switch(__even_in_range(TA0IV,14))
739 //     {
740 //         case 0: break; // No interrupt pending
741 //         case 2: break; // TA0CCR1 CCIFG
742 //         case 4: break; // TA0CCR2 CCIFG
743 //         case 6: break; // TA0CCR3 CCIFG
744 //         case 8: break; // TA0CCR4 CCIFG
745 //         case 10: break; // TA0CCR5 CCIFG
746 //         case 12: break; // TA0CCR6 CCIFG
747 //         case 14: break; // Timer Overflow
748 //     }
749 // }
750
751 /*****
752 ** ISR TIMERB
753 ** Vector B1: öffnet das Zeitfenster
754 ** Vector B0: schließt das Zeitfenster
755 *****/
756
757
758 #pragma vector=TIMER1_A0_VECTOR

```

```

761 __interrupt void TIMER1_A0_ISR(void)
762 {
763     //TA1CCR0 CCIFG
764     if (IRQ_TIMERB_IS_BURST) {
765         // P3OUT |= BIT4; // TODO ENTFERNEN
766         if (burst_counter >= burst_values) { //Sind alles Werte durchgekommen
767
768             CC430_BURST_SIG_IRQ_DISABLE;
769             CC430_BURST_SIG_CLEAR_IRQ;
770
771             TIMER_B_STOP;
772             TIMER_B_0_CM_IRQ_DISABLE;
773             TIMER_B_1_CM_IRQ_DISABLE;
774
775             burst_error = 0; // Burst error zurücksetzen
776
777             //Flag zurücksetzen
778             TIMER_B_FLAG_RESET;
779
780             IRQ_TIMERB_UNSET_BURST;
781             rx_command = COMMAND_BACK_FROM_BURST;
782             command_recived = 1;
783
784         } else { //Fehler wird dedektiert
785             // P3OUT |= BIT2; P3OUT &= ~BIT2; // TODO entfernen
786             BURST_ERROR_FLAG_SET; // Fehlerflag setzen
787
788             // bei hohen Frequenzen gibt es keine Fensterung mehr, Interrupt bleibt freigeschalten
789             if (burst_freq == BURST_FREQ_2000HZ || burst_freq == BURST_FREQ_4000HZ || burst_freq == BURST_FREQ_6000HZ
790                 || burst_freq == BURST_FREQ_8000HZ || burst_freq == BURST_FREQ_10000HZ) {
791                 CC430_BURST_SIG_CLEAR_IRQ;
792                 CC430_BURST_SIG_IRQ_ENABLE;
793
794                 //Flag zurücksetzen
795                 TIMER_B_FLAG_RESET;
796             } else {
797                 // Interrupt deaktivieren
798                 CC430_BURST_SIG_IRQ_DISABLE;
799                 CC430_BURST_SIG_CLEAR_IRQ;
800             }
801
802             // Timer einstellen
803             timer_b_init_burst(burst_freq);
804
805             // Timer starten
806             TIMER_B_START_UP_MODE;
807
808             sample_burst_buf[burst_counter] = 0xFFFF; // Fehlerwert
809             burst_counter++; // Burstcounter hochzählen
810             burst_error++; // Burstfehler hochzählen
811             // P3OUT &= ~BIT2; // TODO entfernen
812         }
813     }
814 }
815
816
817
818 #pragma vector=TIMER1_A1_VECTOR
819 __interrupt void TIMER1_A1_ISR(void)
820 {
821     switch (__even_in_range(TA1IV, 14))
822     {
823         case 0: break; // No interrupt pending
824         case 2:
825             // 528 Zeit für ISR abarbeitung bis Timer startet
826             // test = TBR + 528;
827             if (IRQ_TIMERB_IS_BURST)
828             {
829                 // P3OUT |= BIT4; // TODO ENTFERNEN
830                 // Interrupt enablen
831                 CC430_BURST_SIG_CLEAR_IRQ;
832                 if (burst_counter < burst_values)
833                     CC430_BURST_SIG_IRQ_ENABLE;
834
835                 //Flag zurücksetzen
836                 TIMER_B_FLAG_RESET;
837             }
838             break; // TA1CCR1 CCIFG
839         case 4: break; // TA1CCR2 CCIFG
840         case 6: break; // TA1CCR3 CCIFG
841         case 8: break; // TA1CCR4 CCIFG
842         case 10: break; // TA1CCR5 CCIFG
843         case 12: break; // TA1CCR6 CCIFG
844         case 14: break; // Timer Overflow

```

```
847 | }
```

```
code/ZSK3V04/isr.c
```

E.26 led.c

```

1  /*
3     Description:  LED driver.
4     Date:        11/22/2012
5     Last Update: 11/22/2012
6     Author:     Phillip Durdaut
7  */
8
9  #include "main.h"
10
11 /*
12  Public functions
13  */
14
15 void led_init(void)
16 {
17     LED_1_PxDIR |= LED_1_PIN;
18     LED_2_PxDIR |= LED_2_PIN;
19     LED_3_PxDIR |= LED_3_PIN;
20
21     led_off(LED_ALL);
22 }
23
24 void led_on(LED_t led)
25 {
26     #ifndef ENABLE_LEDS
27         switch(led) {
28             case LED_AWAKE: LED_1_PxOUT |= LED_1_PIN; break;
29             case LED_TX:   LED_2_PxOUT |= LED_2_PIN; break;
30             case LED_RX:   LED_3_PxOUT |= LED_3_PIN; break;
31             case LED_ALL:  led_on(LED_AWAKE);
32                           led_on(LED_TX);
33                           led_on(LED_RX);
34                           break;
35             default: break;
36         }
37     #endif /* ENABLE_LEDS */
38 }
39
40 void led_off(LED_t led)
41 {
42     switch(led) {
43         case LED_AWAKE: LED_1_PxOUT &= ~LED_1_PIN; break;
44         case LED_TX:   LED_2_PxOUT &= ~LED_2_PIN; break;
45         case LED_RX:   LED_3_PxOUT &= ~LED_3_PIN; break;
46         case LED_ALL:  led_off(LED_AWAKE);
47                       led_off(LED_TX);
48                       led_off(LED_RX);
49                       break;
50         default: break;
51     }
52 }
53
54 void led_toggle(LED_t led)
55 {
56     #ifndef ENABLE_LEDS
57         switch(led) {
58             case LED_AWAKE: LED_1_PxOUT ^= LED_1_PIN; break;
59             case LED_TX:   LED_2_PxOUT ^= LED_2_PIN; break;
60             case LED_RX:   LED_3_PxOUT ^= LED_3_PIN; break;
61             case LED_ALL:  led_toggle(LED_AWAKE);
62                           led_toggle(LED_TX);
63                           led_toggle(LED_RX);
64                           break;
65             default: break;
66         }
67     #endif /* ENABLE_LEDS */
68 }

```

code/ZSK3V04/led.c

E.27 led.h

```
1  /*
3     Description:  LED driver.
4     Date:        11/22/2012
5     Last Update: 24/07/2014 – EM
6     Author:     Phillip Durdaut
7  */
8
9  #ifndef LED_H_
10 #define LED_H_
11
12 #include "main.h"
13
14 /*
15     Defines
16 */
17 #define LED_1_PxDIR (P3DIR) // changed 24/07/2014 – EM
18 #define LED_1_PxOUT (P3OUT) // changed 24/07/2014 – EM
19 #define LED_1_PIN   (BIT4)  // changed 24/07/2014 – EM
20
21 #define LED_2_PxDIR (P3DIR) // changed 24/07/2014 – EM
22 #define LED_2_PxOUT (P3OUT) // changed 24/07/2014 – EM
23 #define LED_2_PIN   (BIT3)  // changed 24/07/2014 – EM
24
25 #define LED_3_PxDIR (P3DIR) // changed 24/07/2014 – EM
26 #define LED_3_PxOUT (P3OUT) // changed 24/07/2014 – EM
27 #define LED_3_PIN   (BIT2)  // changed 24/07/2014 – EM
28
29 /*
30     Types
31 */
32
33 typedef enum
34 {
35     LED_AWAKE = 0,
36     LED_TX,
37     LED_RX,
38     LED_ALL
39 } LED_t;
40
41 /*
42     Public functions
43 */
44
45 void led_init(void);
46 void led_on(LED_t led);
47 void led_off(LED_t led);
48 void led_toggle(LED_t led);
49
50 #endif /* LED_H_ */
```

code/ZSK3V04/led.h

E.28 RF1A.c

```

2 #include "RF1A.h"
3 #include "cc430x513x.h"
4 // *****
5 // @fn      Strobe
6 // @brief   Send a command strobe to the radio. Includes workaround for RF1A7
7 // @param   unsigned char strobe      The strobe command to be sent
8 // @return  unsigned char statusByte The status byte that follows the strobe
9 // *****
10 unsigned char Strobe(unsigned char strobe)
11 {
12     unsigned char statusByte = 0;
13     unsigned int  gdo_state;
14
15     // Check for valid strobe command
16     if((strobe == 0xBD) || ((strobe >= RF_SRES) && (strobe <= RF_SNOP)))
17     {
18         // Clear the Status read flag
19         RF1AIFCTL1 &= ~(RFSTATIFG);
20
21         // Wait for radio to be ready for next instruction
22         while( !(RF1AIFCTL1 & RFINSTRIFG));
23
24         // Write the strobe instruction
25         if ((strobe > RF_SRES) && (strobe < RF_SNOP))
26         {
27             gdo_state = ReadSingleReg(IOCFG2); // buffer IOCFG2 state
28             WriteSingleReg(IOCFG2, 0x29); // chip-ready to GDO2
29
30             RF1AINSTRB = strobe;
31             if ( (RF1AIN&0x04) == 0x04 ) // chip at sleep mode
32             {
33                 if ( (strobe == RF_SXOFF) || (strobe == RF_SPWD) || (strobe == RF_SWOR) ) { }
34                 else
35                 {
36                     while ((RF1AIN&0x04) == 0x04); // chip-ready ?
37                     // Delay for ~810usec at 1.05MHz CPU clock, see erratum RF1A7
38                     __delay_cycles(850);
39                 }
40             }
41             WriteSingleReg(IOCFG2, gdo_state); // restore IOCFG2 setting
42
43             while( !(RF1AIFCTL1 & RFSTATIFG) );
44         }
45         else // chip active mode (SRES)
46         {
47             RF1AINSTRB = strobe;
48         }
49         statusByte = RF1ASTATB;
50     }
51     return statusByte;
52 }
53
54 // *****
55 // @fn      ReadSingleReg
56 // @brief   Read a single byte from the radio register
57 // @param   unsigned char addr      Target radio register address
58 // @return  unsigned char data_out  Value of byte that was read
59 // *****
60 unsigned char ReadSingleReg(unsigned char addr)
61 {
62     unsigned char data_out;
63
64     // Check for valid configuration register address, 0x3E refers to PATABLE
65     if ((addr <= 0x2E) || (addr == 0x3E))
66     // Send address + Instruction + 1 dummy byte (auto-read)
67     RF1AINSTR1B = (addr | RF_SNGLREGRD);
68     else
69     // Send address + Instruction + 1 dummy byte (auto-read)
70     RF1AINSTR1B = (addr | RF_STATREGRD);
71
72     while( !(RF1AIFCTL1 & RFDOUTIFG) );
73     data_out = RF1ADOUTB; // Read data and clears the RFDOUTIFG
74
75     return data_out;
76 }
77
78 // *****
79 // @fn      WriteSingleReg
80 // @brief   Write a single byte to a radio register
81 // @param   unsigned char addr      Target radio register address
82 // @param   unsigned char value     Value to be written

```

```

84 // @return none
85 // *****
void WriteSingleReg(unsigned char addr, unsigned char value)
86 {
87     while (!(RF1AIFCTL1 & RFINSTRIFG)); // Wait for the Radio to be ready for next instruction
88     RF1AINSTRB = (addr | RF_SNGLRGWR); // Send address + Instruction
89
90     RF1ADINB = value; // Write data in
91
92     __no_operation();
93 }
94
95 // *****
96 // @fn ReadBurstReg
97 // @brief Read multiple bytes to the radio registers
98 // @param unsigned char addr Beginning address of burst read
99 // @param unsigned char *buffer Pointer to data table
100 // @param unsigned char count Number of bytes to be read
101 // @return none
102 // *****
void ReadBurstReg(unsigned char addr, unsigned char *buffer, unsigned char count)
103 {
104     unsigned int i;
105     if(count > 0)
106     {
107         while (!(RF1AIFCTL1 & RFINSTRIFG)); // Wait for INSTRIFG
108         RF1AINSTRB = (addr | RF_REGRD); // Send addr of first conf. reg. to be read
109         // ... and the burst-register read instruction
110
111         for (i = 0; i < (count-1); i++)
112         {
113             while (!(RFDOUTIFG&RF1AIFCTL1)); // Wait for the Radio Core to update the RF1ADOUTB reg
114             buffer[i] = RF1ADOUT1B; // Read DOUT from Radio Core + clears RFDOUTIFG
115             // Also initiates auto-read for next DOUT byte
116         }
117         buffer[count-1] = RF1ADOUT0B; // Store the last DOUT from Radio Core
118     }
119 }
120
121 // *****
122 // @fn WriteBurstReg
123 // @brief Write multiple bytes to the radio registers
124 // @param unsigned char addr Beginning address of burst write
125 // @param unsigned char *buffer Pointer to data table
126 // @param unsigned char count Number of bytes to be written
127 // @return none
128 // *****
void WriteBurstReg(unsigned char addr, unsigned char *buffer, unsigned char count)
129 {
130     unsigned char i;
131
132     if(count > 0)
133     {
134         while (!(RF1AIFCTL1 & RFINSTRIFG)); // Wait for the Radio to be ready for next instruction
135         RF1AINSTRW = ((addr | RF_REGWR)<<8) + buffer[0]; // Send address + Instruction
136
137         for (i = 1; i < count; i++)
138         {
139             RF1ADINB = buffer[i]; // Send data
140             while (!(RFDINIFG & RF1AIFCTL1)); // Wait for TX to finish
141         }
142         i = RF1ADOUTB; // Reset RFDOUTIFG flag which contains status byte
143     }
144 }
145
146 // *****
147 // @fn ResetRadioCore
148 // @brief Reset the radio core using RF_SRES command
149 // @param none
150 // @return none
151 // *****
void ResetRadioCore (void)
152 {
153     Strobe(RF_SRES); // Reset the Radio Core
154     Strobe(RF_SNOP); // Reset Radio Pointer
155 }
156
157 // *****
158 // @fn WriteRfSettings
159 // @brief Write the minimum set of RF configuration register settings
160 // @param RF_SETTINGS *pRfSettings Pointer to the structure that holds the rf settings
161 // @return none
162 // *****
void cc1101_config_no_packet() {
163     WriteSingleReg(IOCFG2,0x0B); //GDO2 Output Configuration

```

```

168 WriteSingleReg (IOCFG0,0x2D); //GDO0 Output Configuration
WriteSingleReg (FIFOTHR,0x47); //RX FIFO and TX FIFO Thresholds
170 WriteSingleReg (PKTCTRL0,0x32); //Packet Automation Control
WriteSingleReg (FSCCTRL1,0x06); //Frequency Synthesizer Control
172 WriteSingleReg (FREQ0,0x10); //Frequency Control Word, High Byte
WriteSingleReg (FREQ1,0xB1); //Frequency Control Word, Middle Byte
174 WriteSingleReg (FREQ0,0x3B); //Frequency Control Word, Low Byte
WriteSingleReg (MDMCFG4,0xCA); //Modem Configuration
176 WriteSingleReg (MDMCFG3,0x93); //Modem Configuration
WriteSingleReg (MDMCFG2,0x30); //Modem Configuration
178 WriteSingleReg (DEVIATN,0x34); //Modem Deviation Setting
WriteSingleReg (MCSM0,0x10); //Main Radio Control State Machine Configuration
180 WriteSingleReg (FOCCFG,0x16); //Frequency Offset Compensation Configuration
WriteSingleReg (WORCTRL,0xFB); //Wake On Radio Control
182 WriteSingleReg (FRENDO,0x11); //Front End TX Configuration
WriteSingleReg (FSCAL3,0xE9); //Frequency Synthesizer Calibration
184 WriteSingleReg (FSCAL2,0x2A); //Frequency Synthesizer Calibration
WriteSingleReg (FSCAL1,0x00); //Frequency Synthesizer Calibration
186 WriteSingleReg (FSCAL0,0x1F); //Frequency Synthesizer Calibration
WriteSingleReg (TEST2,0x81); //Various Test Settings
188 WriteSingleReg (TEST1,0x35); //Various Test Settings
WriteSingleReg (TEST0,0x09); //Various Test Settings
190 WriteSinglePATable (PATABLE_VAL);

192 }

194 // *****
// @fn WritePATable
196 // @brief Write data to power table
// @param unsigned char value Value to write
198 // @return none
// *****
200 void WriteSinglePATable(unsigned char value)
{
202 while( !(RF1AIFCTL1 & RFINSTRIFG));
RF1AINSTRW = 0x3E00 + value; // PA Table single write
204
206 while( !(RF1AIFCTL1 & RFINSTRIFG));
RF1AINSTRB = RF_SNOP; // reset PA_Table pointer
}

208 // *****
// @fn WritePATable
// @brief Write to multiple locations in power table
212 // @param unsigned char *buffer Pointer to the table of values to be written
// @param unsigned char count Number of values to be written
// @return none
// *****
216 void WriteBurstPATable(unsigned char *buffer, unsigned char count)
{
218 volatile char i = 0;

220 while( !(RF1AIFCTL1 & RFINSTRIFG));
RF1AINSTRW = 0x7E00 + buffer[i]; // PA Table burst write
222
224 for (i = 1; i < count; i++)
{
RF1ADINB = buffer[i]; // Send data
226 while( !(RFDINIFG & RF1AIFCTL1)); // Wait for TX to finish
}
i = RF1ADOUTB; // Reset RFDOUTIFG flag which contains status byte
228
230 while( !(RF1AIFCTL1 & RFINSTRIFG));
RF1AINSTRB = RF_SNOP; // reset PA Table pointer
232 }

```

code/ZSK3V04/RF1A.c

E.29 RF1A.h

```
2  /* -----  
3  *                               Defines  
4  * -----  
5  */  
6  #define  PATABL_VAL      (0x51)      // 0 dBm output  
8  void  ResetRadioCore (void);  
9  unsigned char  Strobe(unsigned char  strobe);  
10  
11  void  cc1101_config_no_packet();  
12  
13  void  WriteSingleReg(unsigned char  addr, unsigned char  value);  
14  void  WriteBurstReg(unsigned char  addr, unsigned char  *buffer, unsigned char  count);  
15  unsigned char  ReadSingleReg(unsigned char  addr);  
16  void  ReadBurstReg(unsigned char  addr, unsigned char  *buffer, unsigned char  count);  
17  void  WriteSinglePATable(unsigned char  value);  
18  void  WriteBurstPATable(unsigned char  *buffer, unsigned char  count);
```

code/ZSK3V04/RF1A.h

E.30 temp_sensor.c

```

1 | /*****
2 | ** Description:   Temperatur Sensor
3 | ** Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4 | ** Date:        07/03/2013
5 | ** Last Update: 30/07/2014 – EM
6 | ** Author:      Nico Sassano
7 | *****/
8 |
9 | #include "main.h"
10 |
11 | extern uint16_t config_value;
12 |
13 | void temp_sensor_init(void) {
14 |     i2c_init(); // added 30/07/2014 – EM
15 |     temp_sensor_get_contr_reg();
16 | }
17 |
18 | void temp_sensor_get_contr_reg() {
19 |     uint8_t data[2];
20 |
21 |     /*****
22 |     * Pointer wird auf das Config Register ausgerichtet
23 |     *****/
24 |     data[0] = TMP102_REG_CONF; // Value for Pointer-Register
25 |
26 |     i2c_write(ADDR_TMP102, 1, data); // Set Pointer-Register
27 |
28 |     i2c_read(ADDR_TMP102, 2, data); // Read Control-Register
29 |
30 |     config_value = (uint16_t) data[0] << 4;
31 |     config_value |= data[1] >> 4;
32 | }
33 |
34 | void temp_sensor_config_reg() {
35 |     uint8_t data[3];
36 |
37 |     /*****
38 |     * Hier wird der Temperatursensor konfiguriert
39 |     *****/
40 |     TMP102_EM_OFF;
41 |     TMP102_CON_RATE_4;
42 |     TMP102_SD_OFF;
43 |     TMP102_COMPERATOR_MODE;
44 |     TMP102_POL_INV;
45 |     TMP102_FAULTS_6;
46 |
47 |     data[0] = TMP102_REG_CONF; // Value for Pointer-Register
48 |     data[1] = (uint8_t) (config_value >> 8); // Byte 1 at first
49 |     data[2] = (uint8_t) (config_value & 0x00FF); // Byte 2 at last
50 |
51 |     i2c_write(ADDR_TMP102, 3, data); // Write Control-Register
52 | }
53 |
54 |
55 | /*****
56 | ** Setzen der Alarmtemperatur
57 | ** 1 Digit -> 0,0625°C
58 | ** 0x1900 -> 25°C
59 | *****/
60 | void temp_sensor_set_alert(uint16_t temp_low, uint16_t temp_high) {
61 |     uint8_t data[3];
62 |
63 |     /*****
64 |     * Low Daten setzen
65 |     *****/
66 |     data[0] = TMP102_REG_LOW; // Value for Pointer-Register
67 |     data[1] = (uint8_t) (temp_low >> 8); // Byte 1 at first
68 |     data[2] = (uint8_t) (temp_low & 0x00FF); // Byte 2 at last
69 |
70 |     i2c_write(ADDR_TMP102, 3, data); // Write Control-Register
71 |
72 |     /*****
73 |     * High Daten setzen
74 |     *****/
75 |     data[0] = TMP102_REG_HIGH; // Value for Pointer-Register
76 |     data[1] = (uint8_t) (temp_high >> 8); // Byte 1 at first
77 |     data[2] = (uint8_t) (temp_high & 0x00FF); // Byte 2 at last
78 |
79 |     i2c_write(ADDR_TMP102, 3, data); // Write Control-Register
80 | }
81 |
82 |

```

```
uint16_t temp_sensor_get_temp(void) {
84
    // pointer register of the temperatur sensor must be 0x00 for readout
86    // the temperatur register.
    // When configurated as 12-bit:
88    // One LSB equals 0.0625mC, negative numbers are represented in the binary
    // twos complement format.
90    // 20mC --> 320 counts
    // 23mC --> 368 counts
92
    uint8_t data[2];
94    uint16_t temp_value = 0x0000;
96    data[0] = TMP102_REG_TEMP;                // Value for Pointer-Register
    i2c_write(ADDR_TMP102, 1, data);          // Set Pointer-Register
98    temp_value = 0x0000;
    i2c_read(ADDR_TMP102, 2, data);
100
    temp_value = (uint16_t) data[0] << 4;
102    temp_value |= data[1] >> 4;
104    return temp_value;
106 }
```

code/ZSK3V04/temp_sensor.c

E.31 temp_sensor.h

```

/*****
2  ** Description:   Temperatur Sensor
3  ** Hardware:    BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:       07/03/2013
5  ** Last Update: 30/07/2014 – EM
6  ** Author:     Nico Sassano
7  *****/
8
9 #ifndef TEMP_SENSOR_H
10 #define TEMP_SENSOR_H
11
12 #include "main.h"
13
14 /**** Address of the Temp. Sensor *****/
15 #define ADDR_TMP102    0x48
16
17 #define TMP102_ALERT_PxREN    P1REN // changed 30/07/2014 – EM
18 #define TMP102_ALERT_PxOUT    P1OUT // changed 30/07/2014 – EM
19 #define TMP102_ALERT_PxDIR    P1DIR // changed 30/07/2014 – EM
20 #define TMP102_ALERT_PxIES    P1IES // changed 30/07/2014 – EM
21 #define TMP102_ALERT_PxIE    P1IE // changed 30/07/2014 – EM
22 #define TMP102_ALERT_PxIFG    P1IFG // changed 30/07/2014 – EM
23 #define TMP102_ALERT_PIN      BIT1 // changed 30/07/2014 – EM
24
25 #define TMP102_ALERT_REN_EN    (TMP102_ALERT_PxREN |= TMP102_ALERT_PIN)
26 #define TMP102_ALERT_SET_PULLUP    (TMP102_ALERT_PxOUT |= TMP102_ALERT_PIN)
27 #define TMP102_ALERT_SET_PULLDOWN    (TMP102_ALERT_PxOUT &= ~TMP102_ALERT_PIN)
28 #define TMP102_ALERT_DIR_IN    (TMP102_ALERT_PxDIR &= ~TMP102_ALERT_PIN)
29 #define TMP102_ALERT_IRQ_RISING_EDGE    (TMP102_ALERT_PxIES &= ~TMP102_ALERT_PIN)
30 #define TMP102_ALERT_IRQ_FALLING_EDGE    (TMP102_ALERT_PxIES |= TMP102_ALERT_PIN)
31 #define TMP102_ALERT_IRQ_ENABLE    (TMP102_ALERT_PxIE |= TMP102_ALERT_PIN)
32 #define TMP102_ALERT_IRQ_DISABLE    (TMP102_ALERT_PxIE &= ~TMP102_ALERT_PIN)
33 #define TMP102_ALERT_IRQ_PENDING    ((TMP102_ALERT_PxIFG & TMP102_ALERT_PIN) == TMP102_ALERT_PIN)
34 #define TMP102_ALERT_CLEAR_IRQ    (TMP102_ALERT_PxIFG &= ~(TMP102_ALERT_PIN))
35
36 #define TMP102_SET_IRQ_RISING_EDGE    (TMP102_ALERT_DIR_IN); \
37                                     (TMP102_ALERT_REN_EN); \
38                                     (TMP102_ALERT_SET_PULLUP); \
39                                     (TMP102_ALERT_IRQ_RISING_EDGE); \
40
41 #define TMP102_SET_IRQ_FALLING_EDGE    (TMP102_ALERT_DIR_IN); \
42                                     (TMP102_ALERT_REN_EN); \
43                                     (TMP102_ALERT_SET_PULLUP); \
44                                     (TMP102_ALERT_IRQ_FALLING_EDGE); \
45
46 /**** Register addresses *****/
47 #define TMP102_REG_TEMP    0x00 // Temperatur
48 #define TMP102_REG_CONF    0x01 // Configuration
49 #define TMP102_REG_HIGH    0x02 // Temperatur Low
50 #define TMP102_REG_LOW    0x03 // Temperatur High
51
52 #define TMP102_REG_OS    0x8000
53 #define TMP102_REG_R1    0x4000
54 #define TMP102_REG_R0    0x2000
55 #define TMP102_REG_F1    0x1000
56 #define TMP102_REG_F0    0x0800
57 #define TMP102_REG_POL    0x0400
58 #define TMP102_REG_TM    0x0200
59 #define TMP102_REG_SD    0x0100
60
61 #define TMP102_REG_CR1    0x0080
62 #define TMP102_REG_CR0    0x0040
63 #define TMP102_REG_AL    0x0020
64 #define TMP102_REG_EM    0x0010
65
66 #define TMP102_EM_OFF    (config_value &= ~TMP102_REG_EM)
67 #define TMP102_EM_ON    (config_value |= TMP102_REG_EM)
68 #define TMP102_SD_OFF    (config_value &= ~TMP102_REG_SD)
69 #define TMP102_SD_ON    (config_value |= TMP102_REG_SD)
70 #define TMP102_COMPERATOR_MODE    (config_value &= ~TMP102_REG_TM)
71 #define TMP102_INTERRUPT_MODE    (config_value |= TMP102_REG_TM)
72 #define TMP102_POL_INV    (config_value &= ~TMP102_REG_POL)
73 #define TMP102_POL_NORM    (config_value |= TMP102_REG_POL)
74
75 #define TMP102_FAULTS_1    (config_value &= ~(TMP102_REG_F1)); \
76                             (config_value &= ~(TMP102_REG_F0));
77 #define TMP102_FAULTS_2    (config_value &= ~(TMP102_REG_F1)); \
78                             (config_value |= (TMP102_REG_F0));
79 #define TMP102_FAULTS_4    (config_value |= (TMP102_REG_F1)); \
80                             (config_value &= ~(TMP102_REG_F0));
81 #define TMP102_FAULTS_6    (config_value |= (TMP102_REG_F1)); \

```

```
84                                     (config_value |= (TMP102_REG_F0));
86 #define TMP102_CON_RATE_1          (config_value &= ~(TMP102_REG_CR1)); \
                                     (config_value &= ~(TMP102_REG_CR0)); \
88 #define TMP102_CON_RATE_2          (config_value &= ~(TMP102_REG_CR1)); \
                                     (config_value |= (TMP102_REG_CR0)); \
90 #define TMP102_CON_RATE_4          (config_value |= (TMP102_REG_CR1)); \
                                     (config_value &= ~(TMP102_REG_CR0)); \
92 #define TMP102_CON_RATE_6          (config_value |= (TMP102_REG_CR1)); \
                                     (config_value |= (TMP102_REG_CR0));

94 /**** Prototyp declaration *****/
95 void temp_sensor_init(void);
96 void temp_sensor_get_contr_reg(void);
97 uint16_t temp_sensor_get_temp(void);
98 void temp_sensor_config_reg(void);
99 void temp_sensor_set_alert(uint16_t, uint16_t);
100
101 #endif /* TEMP_SENSOR_H */
```

code/ZSK3V04/temp_sensor.h

E.32 timer.c

```

1  /*****
2  ** Description:   Timer
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 – 09/2014 – EM
4  ** Date:        13/03/2013
5  ** Last Update: 05/08/2014 – EM
6  ** Author:      Nico Sassano
7  *****/
8
9  #include "main.h"
10
11 extern volatile uint8_t irq_timera;           // Status TimerA
12 extern volatile uint8_t irq_timerb;           // Status TimerB
13 extern volatile uint8_t burst_error_flag;
14 extern volatile uint8_t adc_select;           // added 29/09/2014 – EM
15 extern uint8_t clk_set;                       // added 29/09/2014 – EM
16
17 void timer_a_init(void) {
18     /*****
19     * Timer A initialisierung 13.03.13 NS
20     *****/
21
22     // timer clear
23     TACTL = TACLR;
24     // no grouping, counter length = 16bit, clock source = SMCLK, div = 8
25     TACTL |= (TASSEL1 | ID1 | ID0);
26     // Capture/Compare Reg 0 set
27     TACCR0 = 62500;
28     // Compare-mode, IRQ enable
29     TACCTL0 |= CCIE;
30     // Capture/Compare Reg 1 set
31     //TBCCR1 = TIME_TO_SAMPLE;
32     // Compare-mode, IRQ enable
33     //TBCCTL1 |= CCIE;
34     // Capture/Compare Reg 2 set
35     //TBCCR2 = TIME_TO_TX;
36     // Compare-mode, IRQ enable
37     //TBCCTL2 |= CCIE;
38 }
39
40 /*****
41 ** Timer A Initialisierung für die Balancierung
42 ** 1MHz; DIV=8; TACCR0 = 62500 → 500ms
43 *****/
44 void timer_a_init_balanc(void) {
45     IRQ_TIMER_A_SET_BALANCING;
46     TIMER_A_STOP;
47     TIMER_A_RESET;
48     TIMER_A_SOURCE_SMCLK;
49     TIMER_A_SOURCE_DIV_8;
50
51     TACCR0 = 62500;
52     TIMER_A_0_CM_IRQ_ENABLE;
53 }
54
55 /*****
56 ** Timer A Initialisierung für die Balancierung
57 ** 1MHz; DIV=8; TACCR0 = 62500 → 500ms
58 *****/
59 void timer_a_init_test(void) {
60     TIMER_A_STOP;
61     TIMER_A_RESET;
62
63     TIMER_A_SOURCE_SMCLK;
64     TIMER_A_SOURCE_DIV_1;
65     TACCR0 = 6000;
66     TIMER_A_0_CM_IRQ_ENABLE;
67
68     TACCR1 = 600;
69     TIMER_A_1_CM_IRQ_ENABLE;
70 }
71
72 /*****
73 ** Timer B Initialisierung für die Burstmessung
74 **
75 *****/
76 void timer_b_init_burst(uint8_t freq) {
77     IRQ_TIMERB_SET_BURST;
78
79     TIMER_B_STOP;
80     TIMER_B_RESET;
81     TIMER_B_SOURCE_SMCLK;

```

```

83
84
85     switch(freq) {
86
87         /******
88         ** 16MHz; TimerDiv 1
89         ** Periode -> 100us
90         ** 1472 (ISR)-> 92us
91         *****/
92         case BURST_FREQ_10000HZ: {
93             TIMER_B_SOURCE_DIV_1;
94
95             if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
96                 TBCCR0 = 2000 - 1472; // 125us - 92us (ISR)
97             } else {
98                 TBCCR0 = 1600 - 184; // 100 us - 11,5us (ISR)
99                 BURST_ERROR_FLAG_UNSET;
100             }
101
102             // Interrupts für TimerB freischalten
103             TIMER_B_0_CM_IRQ_ENABLE;
104             TIMER_B_1_CM_IRQ_DISABLE;
105         }break;
106
107         /******
108         ** 16MHz; TimerDiv 1
109         ** Periode -> 125us
110         ** 1472 (ISR) -> 92us
111         *****/
112         case BURST_FREQ_8000HZ: {
113             TIMER_B_SOURCE_DIV_1;
114
115             if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
116                 switch (adc_select) { // added 29/09/2014 - EM
117                     case ADC24_EXT_SELECT :
118                         TBCCR0 = 2400 - 480; // 150us - 32us (ISR)
119                         break;
120                     case ADC12_INT_SELECT :
121                         TBCCR0 = 2400 - 1472; // 150us - 92us (ISR)
122                         break;
123                 }
124             } else {
125                 TBCCR0 = 2000 - 184; // 125 us - 11,5us (ISR)
126                 BURST_ERROR_FLAG_UNSET;
127             }
128
129             // Interrupts für TimerB freischalten
130             TIMER_B_0_CM_IRQ_ENABLE;
131             TIMER_B_1_CM_IRQ_DISABLE;
132         }break;
133
134         /******
135         ** 16MHz; TimerDiv 1
136         ** Periode -> 166us
137         ** 1472 (ISR)-> 92us
138         *****/
139         case BURST_FREQ_6000HZ: {
140             TIMER_B_SOURCE_DIV_1;
141
142             if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
143                 switch (adc_select) { // added 29/09/2014 - EM
144                     case ADC24_EXT_SELECT :
145                         TBCCR0 = 3200 - 480; // 200 us - 32us (ISR)
146                         break;
147                     case ADC12_INT_SELECT :
148                         TBCCR0 = 3200 - 1472; // 200 us - 92us (ISR)
149                         break;
150                 }
151             } else {
152                 TBCCR0 = 2656 - 184; // 166 us - 11,5us (ISR)
153                 BURST_ERROR_FLAG_UNSET;
154             }
155
156             // Interrupts für TimerB freischalten
157             TIMER_B_0_CM_IRQ_ENABLE;
158             TIMER_B_1_CM_IRQ_DISABLE;
159         }break;
160
161         /******
162         ** 16MHz; TimerDiv 1
163         ** Periode -> 250us
164         ** 1472 (ISR)-> 92us
165         *****/
166         case BURST_FREQ_4000HZ: {
167             TIMER_B_SOURCE_DIV_1;

```

```

169         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
170             switch (adc_select) { // added 29/09/2014 - EM
171                 case ADC24_EXT_SELECT :
172                     TBCCR0 = 4400 - 480; // 275us - 32us (ISR)
173                     break;
174                 case ADC12_INT_SELECT :
175                     TBCCR0 = 4400 - 1472; // 275us - 92us (ISR)
176                     break;
177             }
178         } else {
179             TBCCR0 = 4000 - 184; // 250 us - 11,5us (ISR)
180             BURST_ERROR_FLAG_UNSET;
181         }
182
183         // Interrupts für TimerB freischalten
184         TIMER_B_0_CM_IRQ_ENABLE;
185         TIMER_B_1_CM_IRQ_DISABLE;
186     }break;
187
188     /*****
189     ** 16MHz; TimerDiv 1
190     ** Periode -> 500us
191     ** 1472 (ISR)-> 92us
192     *****/
193     case BURST_FREQ_2000HZ: {
194         TIMER_B_SOURCE_DIV_1;
195
196         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
197             switch (adc_select) { // added 29/09/2014 - EM
198                 case ADC24_EXT_SELECT :
199                     TBCCR0 = 9600 - 480; // 600us -32us (ISR)
200                     break;
201                 case ADC12_INT_SELECT :
202                     TBCCR0 = 9600 - 1472; // 600us - 92us (ISR)
203                     break;
204             }
205         } else {
206             TBCCR0 = 8000 - 184; // 500 us - 11,5us (ISR)
207             BURST_ERROR_FLAG_UNSET;
208         }
209
210         // Interrupts für TimerB freischalten
211         TIMER_B_0_CM_IRQ_ENABLE;
212         TIMER_B_1_CM_IRQ_DISABLE;
213     }break;
214
215     /*****
216     ** 16MHz; TimerDiv 1
217     ** Periode -> 1ms
218     ** 12800 -> 800us
219     ** 19200 -> 1.2ms
220     ** 1472 (ISR)-> 92us
221     *****/
222     case BURST_FREQ_1000HZ: {
223         TIMER_B_SOURCE_DIV_1;
224
225         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
226             switch (adc_select) { // added 29/09/2014 - EM
227                 case ADC24_EXT_SELECT :
228                     TBCCR1 = 12800 - ADC24_ISR_TICKS_8000_SPS;
229                     TBCCR0 = 19200 - ADC24_ISR_TICKS_8000_SPS;
230                     break;
231                 case ADC12_INT_SELECT :
232                     TBCCR1 = 12800 - 1472; // 800us - 92us (ISR)
233                     TBCCR0 = 19200 - 1472; // 1200us - 92us (ISR)
234                     break;
235             }
236         } else {
237             TBCCR1 = 8600 ; // 600 us
238             TBCCR0 = 16000; // 1000 us
239             BURST_ERROR_FLAG_UNSET;
240         }
241
242         // Interrupts für TimerB freischalten
243         TIMER_B_0_CM_IRQ_ENABLE;
244         TIMER_B_1_CM_IRQ_ENABLE;
245     }break;
246
247     /*****
248     ** 16MHz; TimerDiv 1
249     ** Periode -> 1.052ms
250     ** 13632 -> 0.852 ms
251     ** 20032 -> 1.252 ms
252     ** 1472 (ISR)-> 92us

```

```

253  *****/
254  case BURST_FREQ_950HZ: {
255      TIMER_B_SOURCE_DIV_1;
256      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
257          switch (adc_select) { // added 29/09/2014 - EM
258              case ADC24_EXT_SELECT :
259                  TBCCR1 = 13632 - ADC24_ISR_TICKS_8000_SPS; //TODO GENERISCH
260                  TBCCR0 = 20032 - ADC24_ISR_TICKS_8000_SPS;
261                  break;
262              case ADC12_INT_SELECT :
263                  TBCCR1 = 13632 - 1472; // 0.852 ms - 33 us
264                  TBCCR0 = 20032 - 1472; // 1.252 ms - 33 us
265                  break;
266          }
267      } else {
268          TBCCR1 = 10432; // 652 us
269          TBCCR0 = 16832; // 1052 us
270          BURST_ERROR_FLAG_UNSET;
271      }
272
273      // Interrupts für TimerB freischalten
274      TIMER_B_0_CM_IRQ_ENABLE;
275      TIMER_B_1_CM_IRQ_ENABLE;
276  }break;
277
278  /***/
279  ** 16MHz; TimerDiv 1
280  ** Periode -> 1.10 ms
281  ** 14400 -> 0.90 ms
282  ** 20800 -> 1.30 ms
283  ** 1472 (ISR)-> 92us
284  *****/
285  case BURST_FREQ_900HZ: {
286      TIMER_B_SOURCE_DIV_1;
287      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
288          switch (adc_select) { // added 29/09/2014 - EM
289              case ADC24_EXT_SELECT :
290                  TBCCR1 = 14400 - ADC24_ISR_TICKS_8000_SPS; //TODO GENERISCH
291                  TBCCR0 = 20800 - ADC24_ISR_TICKS_8000_SPS;
292                  break;
293              case ADC12_INT_SELECT :
294                  TBCCR1 = 14400 - 1472;
295                  TBCCR0 = 20800 - 1472;
296                  break;
297          }
298      } else {
299          TBCCR1 = 11200; // 700 us
300          TBCCR0 = 17600; // 1.1 ms
301          BURST_ERROR_FLAG_UNSET;
302      }
303
304      // Interrupts für TimerB freischalten
305      TIMER_B_0_CM_IRQ_ENABLE;
306      TIMER_B_1_CM_IRQ_ENABLE;
307  }break;
308
309  /***/
310  ** 16MHz; TimerDiv 1
311  ** Periode -> 1.176 ms
312  ** 15616 -> 0.976 ms
313  ** 22016 -> 1.376 ms
314  ** 1472 (ISR)-> 92us
315  *****/
316  case BURST_FREQ_850HZ: {
317      TIMER_B_SOURCE_DIV_1;
318      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
319          switch (adc_select) { // added 29/09/2014 - EM
320              case ADC24_EXT_SELECT :
321                  TBCCR1 = 15616 - ADC24_ISR_TICKS_8000_SPS; //TODO GENERISCH
322                  TBCCR0 = 22016 - ADC24_ISR_TICKS_8000_SPS;
323                  break;
324              case ADC12_INT_SELECT :
325                  TBCCR1 = 15616 - 1472;
326                  TBCCR0 = 22016 - 1472;
327                  break;
328          }
329      } else {
330          TBCCR1 = 12416; // 0.776 ms
331          TBCCR0 = 18816; // 1.176 ms
332          BURST_ERROR_FLAG_UNSET;
333      }
334
335      // Interrupts für TimerB freischalten
336      TIMER_B_0_CM_IRQ_ENABLE;
337      TIMER_B_1_CM_IRQ_ENABLE;

```

```

339     }break;
340
341     /*****
342     ** 16MHz; TimerDiv 1
343     ** Periode -> 1.25 ms
344     ** 16800 -> 1.05 ms
345     ** 23200 -> 1.45 ms
346     ** 1472 (ISR)-> 92us
347     *****/
348     case BURST_FREQ_800HZ: {
349         TIMER_B_SOURCE_DIV_1;
350         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
351             switch (adc_select) { // added 29/09/2014 - EM
352                 case ADC24_EXT_SELECT :
353                     TBCCR1 = 16800 - ADC24_ISR_TICKS_8000_SPS; //TODO GENERISCH
354                     TBCCR0 = 23200 - ADC24_ISR_TICKS_8000_SPS;
355                     break;
356                 case ADC12_INT_SELECT :
357                     TBCCR1 = 16800 - 1472;
358                     TBCCR0 = 23200 - 1472;
359                     break;
360             }
361         } else {
362             TBCCR1 = 13600; // 850us
363             TBCCR0 = 20000; // 1.25 ms
364             BURST_ERROR_FLAG_UNSET;
365         }
366
367         // Interrupts für TimerB freischalten
368         TIMER_B_0_CM_IRQ_ENABLE;
369         TIMER_B_1_CM_IRQ_ENABLE;
370     }break;
371
372     /*****
373     ** 16MHz; TimerDiv 1
374     ** Periode -> 1.33 ms
375     ** 18080 -> 1.13 ms
376     ** 24480 -> 1.53 ms
377     ** 1472 (ISR)-> 92us
378     *****/
379     case BURST_FREQ_750HZ: {
380         TIMER_B_SOURCE_DIV_1;
381         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
382             switch (adc_select) { // added 29/09/2014 - EM
383                 case ADC24_EXT_SELECT :
384                     TBCCR1 = 18080 - ADC24_ISR_TICKS_8000_SPS; //TODO GENERISCH
385                     TBCCR0 = 24480 - ADC24_ISR_TICKS_8000_SPS;
386                     break;
387                 case ADC12_INT_SELECT :
388                     TBCCR1 = 18080 - 1472;
389                     TBCCR0 = 24480 - 1472;
390                     break;
391             }
392         } else {
393             TBCCR1 = 14880; // 0.930 ms
394             TBCCR0 = 21280; // 1.330 ms
395             BURST_ERROR_FLAG_UNSET;
396         }
397
398         // Interrupts für TimerB freischalten
399         TIMER_B_0_CM_IRQ_ENABLE;
400         TIMER_B_1_CM_IRQ_ENABLE;
401     }break;
402
403     /*****
404     ** 16MHz; TimerDiv 1
405     ** Periode -> 1.49 ms
406     ** 20640 -> 1.29 ms
407     ** 27040 -> 1.69 ms
408     ** 1472 (ISR)-> 92us
409     *****/
410     case BURST_FREQ_700HZ: {
411         TIMER_B_SOURCE_DIV_1;
412         if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
413             switch (adc_select) { // added 29/09/2014 - EM
414                 case ADC24_EXT_SELECT :
415                     TBCCR1 = 20640 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
416                     TBCCR0 = 27040 - ADC24_ISR_TICKS_4000_SPS;
417                     break;
418                 case ADC12_INT_SELECT :
419                     TBCCR1 = 20640 - 1472;
420                     TBCCR0 = 27040 - 1472;
421                     break;
422             }
423         } else {

```

```

423     TBCCR1 = 17440;          // 1.09 ms
424     TBCCR0 = 23840;        // 1.49 ms
425     BURST_ERROR_FLAG_UNSET;
426 }
427
428 // Interrupts für TimerB freischalten
429 TIMER_B_0_CM_IRQ_ENABLE;
430 TIMER_B_1_CM_IRQ_ENABLE;
431 }break;
432
433 /*****
434 ** 16MHz; TimerDiv 1
435 ** Periode -> 1.54 ms
436 ** 21440 -> 1.34 ms
437 ** 27840 -> 1.74 ms
438 ** 1472 (ISR)-> 92us
439 *****/
440 case BURST_FREQ_650HZ: {
441     TIMER_B_SOURCE_DIV_1;
442
443     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
444         switch (adc_select) { // added 29/09/2014 - EM
445             case ADC24_EXT_SELECT :
446                 TBCCR1 = 21440 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
447                 TBCCR0 = 27840 - ADC24_ISR_TICKS_4000_SPS;
448                 break;
449             case ADC12_INT_SELECT :
450                 TBCCR1 = 21440 - 1472;
451                 TBCCR0 = 27840 - 1472;
452                 break;
453         }
454     } else {
455         TBCCR1 = 18240;          // 1.14 ms
456         TBCCR0 = 24640;        // 1.54 ms
457         BURST_ERROR_FLAG_UNSET;
458     }
459
460 // Interrupts für TimerB freischalten
461 TIMER_B_0_CM_IRQ_ENABLE;
462 TIMER_B_1_CM_IRQ_ENABLE;
463 }break;
464
465 /*****
466 ** 16MHz; TimerDiv 1
467 ** Periode -> 1.60 ms
468 ** 22400 -> 1.40 ms
469 ** 28800 -> 1.80 ms
470 ** 1472 (ISR)-> 92us
471 *****/
472 case BURST_FREQ_600HZ: {
473     TIMER_B_SOURCE_DIV_1;
474
475     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
476         switch (adc_select) { // added 29/09/2014 - EM
477             case ADC24_EXT_SELECT :
478                 TBCCR1 = 22400 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
479                 TBCCR0 = 28800 - ADC24_ISR_TICKS_4000_SPS;
480                 break;
481             case ADC12_INT_SELECT :
482                 TBCCR1 = 22400 - 1472;
483                 TBCCR0 = 28800 - 1472;
484                 break;
485         }
486     } else {
487         TBCCR1 = 19200;          // 1.2 ms
488         TBCCR0 = 25600;        // 1.6 ms
489         BURST_ERROR_FLAG_UNSET;
490     }
491
492 // Interrupts für TimerB freischalten
493 TIMER_B_0_CM_IRQ_ENABLE;
494 TIMER_B_1_CM_IRQ_ENABLE;
495 }break;
496
497 /*****
498 ** 16MHz; TimerDiv 1
499 ** Periode -> 1.80 ms
500 ** 25600 -> 1.60 ms
501 ** 32000 -> 2.00 ms
502 ** 1472 (ISR)-> 92us
503 *****/
504 case BURST_FREQ_550HZ: {
505     TIMER_B_SOURCE_DIV_1;
506
507     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?

```

```

509     switch(adc_select) { // added 29/09/2014 - EM
510     case ADC24_EXT_SELECT :
511         TBCCR1 = 25600 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
512         TBCCR0 = 32000 - ADC24_ISR_TICKS_4000_SPS;
513         break;
514     case ADC12_INT_SELECT :
515         TBCCR1 = 25600 - 1472;
516         TBCCR0 = 32000 - 1472;
517         break;
518     }
519     } else {
520         TBCCR1 = 22400; // 1.4 ms
521         TBCCR0 = 28800; // 1.8 ms
522         BURST_ERROR_FLAG_UNSET;
523     }
524
525     // Interrupts für TimerB freischalten
526     TIMER_B_0_CM_IRQ_ENABLE;
527     TIMER_B_1_CM_IRQ_ENABLE;
528 }break;
529
530 /*****
531 ** 10MHz; TimerDiv 1
532 ** Periode -> 2.00 ms
533 ** 28800 -> 1.80 ms
534 ** 35200 -> 2.20 ms
535 ** 1472 (ISR)-> 92us
536 *****/
537 case BURST_FREQ_500HZ: {
538     TIMER_B_SOURCE_DIV_1;
539
540     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
541         switch(adc_select) { // added 29/09/2014 - EM
542         case ADC24_EXT_SELECT :
543             TBCCR1 = 28800 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
544             TBCCR0 = 35200 - ADC24_ISR_TICKS_4000_SPS;
545             break;
546         case ADC12_INT_SELECT :
547             TBCCR1 = 28800 - 1472;
548             TBCCR0 = 35200 - 1472;
549             break;
550         }
551     } else {
552         TBCCR1 = 25600; // 1.6 ms
553         TBCCR0 = 32000; // 2.0 ms
554         BURST_ERROR_FLAG_UNSET;
555     }
556
557     // Interrupts für TimerB freischalten
558     TIMER_B_0_CM_IRQ_ENABLE;
559     TIMER_B_1_CM_IRQ_ENABLE;
560 }break;
561
562 /*****
563 ** 10MHz; TimerDiv 1
564 ** Periode -> 2.22 ms
565 ** 32320 -> 2.02 ms
566 ** 38720 -> 2.42 ms
567 ** 1472 (ISR)-> 92us
568 *****/
569 case BURST_FREQ_450HZ: {
570     TIMER_B_SOURCE_DIV_1;
571
572     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
573         switch(adc_select) { // added 29/09/2014 - EM
574         case ADC24_EXT_SELECT :
575             TBCCR1 = 32320 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
576             TBCCR0 = 38720 - ADC24_ISR_TICKS_4000_SPS;
577             break;
578         case ADC12_INT_SELECT :
579             TBCCR1 = 32320 - 1472;
580             TBCCR0 = 38720 - 1472;
581             break;
582         }
583     } else {
584         TBCCR1 = 29120; // 1.82 ms
585         TBCCR0 = 35520; // 2.22 ms
586         BURST_ERROR_FLAG_UNSET;
587     }
588
589     // Interrupts für TimerB freischalten
590     TIMER_B_0_CM_IRQ_ENABLE;
591     TIMER_B_1_CM_IRQ_ENABLE;
592 }break;

```

```

593  /*****
594  ** 16MHz; TimerDiv 1
595  ** Periode -> 2.50 ms
596  ** 36800 -> 2.30 ms
597  ** 43200 -> 2.00 ms
598  ** 1472 (ISR)-> 92us
599  *****/
600  case BURST_FREQ_400HZ: {
601      TIMER_B_SOURCE_DIV_1;
602
603      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
604          switch (adc_select) { // added 29/09/2014 - EM
605              case ADC24_EXT_SELECT :
606                  TBCCR1 = 36800 - ADC24_ISR_TICKS_4000_SPS; //TODO GENERISCH
607                  TBCCR0 = 43200 - ADC24_ISR_TICKS_4000_SPS;
608                  break;
609              case ADC12_INT_SELECT :
610                  TBCCR1 = 36800 - 1472;
611                  TBCCR0 = 43200 - 1472;
612                  break;
613              }
614          } else {
615              TBCCR1 = 33600; // 2.1 ms
616              TBCCR0 = 40000; // 2.5 ms
617              BURST_ERROR_FLAG_UNSET;
618          }
619
620          // Interrupts für TimerB freischalten
621          TIMER_B_0_CM_IRQ_ENABLE;
622          TIMER_B_1_CM_IRQ_ENABLE;
623      }break;
624
625  /*****
626  ** 16MHz; TimerDiv 1
627  ** Periode -> 2.85 ms
628  ** 42400 -> 2.65 ms
629  ** 48800 -> 3.05 ms
630  ** 1472 (ISR)-> 92us
631  *****/
632  case BURST_FREQ_350HZ: {
633      TIMER_B_SOURCE_DIV_1;
634
635      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
636          switch (adc_select) { // added 29/09/2014 - EM
637              case ADC24_EXT_SELECT :
638                  TBCCR1 = 42400 - ADC24_ISR_TICKS_2000_DIV1_SPS; //TODO GENERISCH
639                  TBCCR0 = 48800 - ADC24_ISR_TICKS_2000_DIV1_SPS;
640                  break;
641              case ADC12_INT_SELECT :
642                  TBCCR1 = 42400 - 1472;
643                  TBCCR0 = 48800 - 1472;
644                  break;
645              }
646          } else {
647              TBCCR1 = 39200; // 2.45 ms
648              TBCCR0 = 45600; // 2.85 ms
649              BURST_ERROR_FLAG_UNSET;
650          }
651
652          // Interrupts für TimerB freischalten
653          TIMER_B_0_CM_IRQ_ENABLE;
654          TIMER_B_1_CM_IRQ_ENABLE;
655      }break;
656
657  /*****
658  ** 16MHz; TimerDiv 1
659  ** Periode -> 3.33 ms
660  ** 50080 -> 3.13 ms
661  ** 56480 -> 3.53 ms
662  ** 1472 (ISR)-> 92us
663  *****/
664  case BURST_FREQ_300HZ: {
665      TIMER_B_SOURCE_DIV_1;
666
667      if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
668          switch (adc_select) { // added 29/09/2014 - EM
669              case ADC24_EXT_SELECT :
670                  TBCCR1 = 50080 - ADC24_ISR_TICKS_2000_DIV1_SPS; //TODO GENERISCH
671                  TBCCR0 = 56480 - ADC24_ISR_TICKS_2000_DIV1_SPS;
672                  break;
673              case ADC12_INT_SELECT :
674                  TBCCR1 = 50080 - 1472;
675                  TBCCR0 = 56480 - 1472;
676                  break;
677          }

```

```

679     } else {
680         TBCCR1 = 46880;           // 2.93 ms
681         TBCCR0 = 53280;         // 3.33 ms
682         BURST_ERROR_FLAG_UNSET;
683     }
684
685     // Interrupts für TimerB freischalten
686     TIMER_B_0_CM_IRQ_ENABLE;
687     TIMER_B_1_CM_IRQ_ENABLE;
688 }break;
689
690 /*****
691 ** 16MHz; TimerDiv 2
692 ** Periode  -> 4.00 ms
693 ** 30400    -> 3.80 ms
694 ** 33600    -> 4.20 ms
695 ** 264 (ISR)-> 92us
696 *****/
697 case BURST_FREQ_250HZ: {
698     TIMER_B_SOURCE_DIV_2;
699
700     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
701         switch (adc_select) { // added 29/09/2014 - EM
702             case ADC24_EXT_SELECT :
703                 TBCCR1 = 30400 - ADC24_ISR_TICKS_2000_DIV2_SPS; //TODO GENERISCH
704                 TBCCR0 = 33600 - ADC24_ISR_TICKS_2000_DIV2_SPS;
705                 break;
706             case ADC12_INT_SELECT :
707                 TBCCR1 = 30400 - 264;
708                 TBCCR0 = 33600 - 264;
709                 break;
710         }
711     } else {
712         TBCCR1 = 28800;           // 3.6 ms
713         TBCCR0 = 32800;         // 4.1 ms
714         BURST_ERROR_FLAG_UNSET;
715     }
716
717     // Interrupts für TimerB freischalten
718     TIMER_B_0_CM_IRQ_ENABLE;
719     TIMER_B_1_CM_IRQ_ENABLE;
720 }break;
721
722 /*****
723 ** 16MHz; TimerDiv 2
724 ** Periode  -> 5.00 ms
725 ** 38400    -> 4.80 ms
726 ** 41600    -> 5.20 ms
727 ** 264 (ISR)-> 92us
728 *****/
729 case BURST_FREQ_200HZ: {
730     TIMER_B_SOURCE_DIV_2;
731
732     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
733         switch (adc_select) { // added 29/09/2014 - EM
734             case ADC24_EXT_SELECT :
735                 TBCCR1 = 38400 - ADC24_ISR_TICKS_1000_DIV2_SPS; //TODO GENERISCH
736                 TBCCR0 = 41600 - ADC24_ISR_TICKS_1000_DIV2_SPS;
737                 break;
738             case ADC12_INT_SELECT :
739                 TBCCR1 = 38400 - 264;
740                 TBCCR0 = 41600 - 264;
741                 break;
742         }
743     } else {
744         TBCCR1 = 36800;           // 4.6 ms
745         TBCCR0 = 40000;         // 5.0 ms
746         BURST_ERROR_FLAG_UNSET;
747     }
748
749     // Interrupts für TimerB freischalten
750     TIMER_B_0_CM_IRQ_ENABLE;
751     TIMER_B_1_CM_IRQ_ENABLE;
752 }break;
753
754 /*****
755 ** 16MHz; TimerDiv 2
756 ** Periode  -> 6.66 ms
757 ** 51680    -> 6.46 ms
758 ** 54880    -> 6.86 ms
759 ** 264 (ISR)-> 92us
760 *****/
761 case BURST_FREQ_150HZ: {
762     TIMER_B_SOURCE_DIV_2;

```

```

763
764     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
765         switch (adc_select) { // added 29/09/2014 - EM
766             case ADC24_EXT_SELECT :
767                 TBCCR1 = 51680 - ADC24_ISR_TICKS_1000_DIV2_SPS; //TODO GENERISCH
768                 TBCCR0 = 54880 - ADC24_ISR_TICKS_1000_DIV2_SPS;
769                 break;
770             case ADC12_INT_SELECT :
771                 TBCCR1 = 51680 - 264;
772                 TBCCR0 = 54880 - 264;
773                 break;
774             }
775         }
776     } else {
777         TBCCR1 = 50080; // 6.26 ms
778         TBCCR0 = 53280; // 6.66 ms
779         BURST_ERROR_FLAG_UNSET;
780     }
781
782     // Interrupts für TimerB freischalten
783     TIMER_B_0_CM_IRQ_ENABLE;
784     TIMER_B_1_CM_IRQ_ENABLE;
785 }break;
786
787 /*****
788 ** 16MHz; TimerDiv 4
789 ** Periode -> 10.0 ms
790 ** 39200 -> 9.80 ms
791 ** 40800 -> 10.2 ms
792 ** 132 (ISR)-> 92us //TODO NACH MEINER RECHNUNG 368 fuer 92us wohin ist der rest?
793 ** 6534 (ISR AD24) -> 4.553ms
794 *****/
795 case BURST_FREQ_100HZ: {
796     TIMER_B_SOURCE_DIV_4;
797
798     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
799         switch (adc_select) { // added 29/09/2014 - EM
800             case ADC24_EXT_SELECT :
801                 TBCCR1 = 39200 - ADC24_ISR_TICKS_1000_DIV4_SPS; //TODO GENERISCH
802                 TBCCR0 = 40800 - ADC24_ISR_TICKS_1000_DIV4_SPS;
803             break;
804             case ADC12_INT_SELECT :
805                 TBCCR1 = 39200 - 132;
806                 TBCCR0 = 40800 - 132;
807                 break;
808             }
809         } else {
810             TBCCR1 = 38400; // 9.6 ms
811             TBCCR0 = 40025; // 10.0 ms
812
813             // TBCCR1 = 38400; // 9.6 ms
814             // TBCCR0 = 40000; // 10.0 ms
815             BURST_ERROR_FLAG_UNSET;
816         }
817     }
818
819     // Interrupts für TimerB freischalten
820     TIMER_B_0_CM_IRQ_ENABLE;
821     TIMER_B_1_CM_IRQ_ENABLE;
822 }break;
823
824 /*****
825 ** 16MHz; TimerDiv 8
826 ** Periode -> 20.0 ms
827 ** 39600 -> 19.8 ms
828 ** 40400 -> 20.2 ms
829 ** 66 (ISR) -> 92us
830 *****/
831 case BURST_FREQ_50HZ: {
832     TIMER_B_SOURCE_DIV_8;
833
834     if (BURST_ERROR_FLAG_IS_UNSET) { // Wurde ein Fehler dedektiert?
835         switch (adc_select) { // added 29/09/2014 - EM
836             case ADC24_EXT_SELECT :
837                 TBCCR1 = 39600 - ADC24_ISR_TICKS_250_SPS; //TODO GENERISCH
838                 TBCCR0 = 40400 - ADC24_ISR_TICKS_250_SPS;
839             break;
840             case ADC12_INT_SELECT :
841                 TBCCR1 = 39600 - 66;
842                 TBCCR0 = 40400 - 66;
843             break;
844             }
845         } else {
846             TBCCR1 = 39200; // 19.6 ms
847             TBCCR0 = 40000; // 20.0 ms

```

```
849         BURST_ERROR_FLAG_UNSET;
850     }
851     // Interrupts für TimerB freischalten
852     TIMER_B_0_CM_IRQ_ENABLE;
853     TIMER_B_1_CM_IRQ_ENABLE;
854     }break;
855 }
856 }
857 void timer_b_init(void) {
858     /*****
859     * Timer B initialisierung 13.03.13 NS
860     *****/
861     // timer clear
862     TBCTL = TACLR;
863     // no grouping , counter length = 16bit , clock source = SMCLK, div = 8
864     TBCTL |= (TASSEL1 | ID1 | ID0);
865     // Capture/Compare Reg 0 set
866     TBCCR0 = 62500;
867     // Compare-mode, IRQ enable
868     TBCCTL0 |= CCIE;
869     // Capture/Compare Reg 1 set
870     //TBCCR1 = TIME_TO_SAMPLE;
871     // Compare-mode, IRQ enable
872     TBCCTL1 |= CCIE;
873     // Capture/Compare Reg 2 set
874     //TBCCR2 = TIME_TO_TX;
875     // Compare-mode, IRQ enable
876     TBCCTL2 |= CCIE;
877 }
878 }
```

code/ZSK3V04/timer.c

E.33 timer.h

```

1  /*****
2  ** Description:   Timer
3  ** Hardware:     BATSEN ZS Klasse 3 v0.4 - 09/2014 - EM
4  ** Date:        13/03/2013
5  ** Last Update: 29/09/2013 - EM
6  ** Author:      Nico Sassano
7  *****/
9  #ifndef TIMER_H_
10 #define TIMER_H_
11
12 #include "main.h"
13
14 /*****
15 ** Bending Defines for CC430 use EM 31.07.2014
16 *****/
17 #define TACCR0 TA0CCR0 // added 29/09/2013 - EM
18 #define TACCR1 TA0CCR1 // added 29/09/2013 - EM
19 #define TACCTL0 TA0CCTL0 // added 29/09/2013 - EM
20 #define TACCTL1 TA0CCTL1 // added 29/09/2013 - EM
21 #define TACTL TA0CTL // added 29/09/2013 - EM
22 #define TAR TA0R // added 29/09/2013 - EM
23 #define TAEX0 TA0EX0 // added 29/09/2013 - EM
24
25 #define TBCCR0 TA1CCR0 // added 29/09/2013 - EM
26 #define TBCCR1 TA1CCR1 // added 29/09/2013 - EM
27 #define TBCTL0 TA1CCTL0 // added 29/09/2013 - EM
28 #define TBCTL1 TA1CCTL1 // added 29/09/2013 - EM
29 #define TBCLR TA1CLR // added 29/09/2013 - EM
30 #define TBCTL TA1CTL // added 29/09/2013 - EM
31 #define TBSSEL_2 TASSEL_2 // added 29/09/2013 - EM
32
33 /*****
34 ** Defines Timer A
35 *****/
36 #define TIMER_A_START_UP_MODE (TACTL |= MC0)
37 #define TIMER_A_START_CM_MODE (TACTL |= MC1)
38 #define TIMER_A_START_UD_MODE (TACTL |= (MC1 | MC0))
39
40 #define TIMER_A_STOP (TACTL &= ~(MC0 | MC1))
41
42 #define TIMER_A_RESET (TACTL = TACLR)
43 #define TIMER_A_FLAG_RESETO (TACCTL0 &= ~(CCIFG|COV))
44
45 #define TIMER_A_SOURCE_TACLK (TACTL = TASSEL_0)
46 #define TIMER_A_SOURCE_ACLK (TACTL = TASSEL_1)
47 #define TIMER_A_SOURCE_SMCLK (TACTL = TASSEL_2)
48
49 #define TIMER_A_SOURCE_DIV_8 (TACTL |= (ID1 | ID0))
50 #define TIMER_A_SOURCE_DIV_4 (TACTL |= ID1); \
51 (TACTL &= ~ID0);
52 #define TIMER_A_SOURCE_DIV_2 (TACTL &= ~ID1); \
53 (TACTL |= ID0);
54 #define TIMER_A_SOURCE_DIV_1 (TACTL &= ~ID1); \
55 (TACTL &= ~ID0);
56
57 #define TIMER_A_0_OUTMOD_RESET_SET (TACCTL0 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
58 #define TIMER_A_1_OUTMOD_RESET_SET (TACCTL1 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
59 #define TIMER_A_2_OUTMOD_RESET_SET (TACCTL2 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
60
61 #define TIMER_A_0_OUTMOD_TOGGLE_SET (TACCTL0 |= (OUTMOD2 | OUTMOD1)); \
62 (TACCTL0 &= ~OUTMOD0);
63 #define TIMER_A_1_OUTMOD_TOGGLE_SET (TACCTL1 |= (OUTMOD2 | OUTMOD1)); \
64 (TACCTL1 &= ~OUTMOD0);
65 #define TIMER_A_2_OUTMOD_TOGGLE_SET (TACCTL2 |= (OUTMOD2 | OUTMOD1)); \
66 (TACCTL2 &= ~OUTMOD0);
67
68 #define TIMER_A_0_OUTMOD_RESET (TACCTL0 |= (OUTMOD2 | OUTMOD0)); \
69 (TACCTL0 &= ~OUTMOD1);
70 #define TIMER_A_1_OUTMOD_RESET (TACCTL1 |= (OUTMOD2 | OUTMOD0)); \
71 (TACCTL1 &= ~OUTMOD1);
72 #define TIMER_A_2_OUTMOD_RESET (TACCTL2 |= (OUTMOD2 | OUTMOD0)); \
73 (TACCTL2 &= ~OUTMOD1);
74
75 #define TIMER_A_0_CM_IRQ_ENABLE (TACCTL0 |= CCIE);
76 #define TIMER_A_1_CM_IRQ_ENABLE (TACCTL1 |= CCIE);
77 #define TIMER_A_2_CM_IRQ_ENABLE (TACCTL2 |= CCIE);
78
79 #define TIMER_A_0_CM_IRQ_DISABLE (TACCTL0 &= ~CCIE);
80 #define TIMER_A_1_CM_IRQ_DISABLE (TACCTL1 &= ~CCIE);
81 #define TIMER_A_2_CM_IRQ_DISABLE (TACCTL2 &= ~CCIE);

```

```

83 |
84 | /***** Defines Timer B *****/
85 | ** Defines Timer B
86 | *****/
87 | #define TIMER_B_START_UP_MODE      (TBCTL |= MC0)
88 | #define TIMER_B_START_CM_MODE     (TBCTL |= MC1)
89 | #define TIMER_B_START_UD_MODE     (TBCTL |= (MC1 | MC0))
90 |
91 | #define TIMER_B_STOP                (TBCTL &= ~(MC0 | MC1))
92 |
93 | #define TIMER_B_RESET              (TBCTL = TBCLR)
94 | #define TIMER_B_FLAG_RESET        (TBCCTL1 &= ~(CCIFG|COV))
95 |
96 | #define TIMER_B_SOURCE_TACLK       (TBCTL = TBSEL_0)
97 | #define TIMER_B_SOURCE_ACLK        (TBCTL = TBSEL_1)
98 | #define TIMER_B_SOURCE_SMCLK       (TBCTL = TBSEL_2)
99 |
100 | #define TIMER_B_SOURCE_DIV_8       (TBCTL |= (ID1 | ID0))
101 | #define TIMER_B_SOURCE_DIV_4       (TBCTL |= ID1); \
102 |                                     (TBCTL &= ~ID0);
103 | #define TIMER_B_SOURCE_DIV_2       (TBCTL &= ~ID1); \
104 |                                     (TBCTL |= ID0);
105 | #define TIMER_B_SOURCE_DIV_1       (TBCTL &= ~ID1); \
106 |                                     (TBCTL &= ~ID0);
107 |
108 | #define TIMER_B_CM_RISING_EDGE     (TBCCTL0 |= CM1)
109 |
110 | #define TIMER_B_0_OUTMOD_RESET_SET (TBCCTL0 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
111 | #define TIMER_B_1_OUTMOD_RESET_SET (TBCCTL1 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
112 | #define TIMER_B_2_OUTMOD_RESET_SET (TBCCTL2 |= (OUTMOD2 | OUTMOD1 | OUTMOD0))
113 |
114 | #define TIMER_B_0_OUTMOD_TOGGLE_SET (TBCCTL0 |= (OUTMOD2 | OUTMOD1)); \
115 |                                     (TBCCTL0 &= ~OUTMOD0);
116 | #define TIMER_B_1_OUTMOD_TOGGLE_SET (TBCCTL1 |= (OUTMOD2 | OUTMOD1)); \
117 |                                     (TBCCTL1 &= ~OUTMOD0);
118 | #define TIMER_B_2_OUTMOD_TOGGLE_SET (TBCCTL2 |= (OUTMOD2 | OUTMOD1)); \
119 |                                     (TBCCTL2 &= ~OUTMOD0);
120 |
121 | #define TIMER_B_0_OUTMOD_RESET     (TBCCTL0 |= (OUTMOD2 | OUTMOD0)); \
122 |                                     (TBCCTL0 &= ~OUTMOD1);
123 | #define TIMER_B_1_OUTMOD_RESET     (TBCCTL1 |= (OUTMOD2 | OUTMOD0)); \
124 |                                     (TBCCTL1 &= ~OUTMOD1);
125 | #define TIMER_B_2_OUTMOD_RESET     (TBCCTL2 |= (OUTMOD2 | OUTMOD0)); \
126 |                                     (TBCCTL2 &= ~OUTMOD1);
127 |
128 | #define TIMER_B_0_CM_IRQ_ENABLE     (TBCCTL0 |= CCIE);
129 | #define TIMER_B_1_CM_IRQ_ENABLE     (TBCCTL1 |= CCIE);
130 | #define TIMER_B_2_CM_IRQ_ENABLE     (TBCCTL2 |= CCIE);
131 |
132 | #define TIMER_B_0_CM_IRQ_DISABLE    (TBCCTL0 &= ~CCIE);
133 | #define TIMER_B_1_CM_IRQ_DISABLE    (TBCCTL1 &= ~CCIE);
134 | #define TIMER_B_2_CM_IRQ_DISABLE    (TBCCTL2 &= ~CCIE);
135 |
136 |
137 | /**** Prototyp declaration *****/
138 | void timer_a_init(void);
139 | void timer_a_init_balanc(void);
140 | void timer_a_init_test(void);
141 | void timer_b_init_burst(uint8_t);
142 | void timer_b_init_burst_end(uint8_t);
143 | void timer_b_init(void);
144 |
145 | #endif

```

code/ZSK3V04/timer.h

E.34 types.h

```
2  /*
3     Description:  MSP430 (mspgcc) data types.
4     Date:        12/02/2012
5     Last Update: 12/02/2012
6     Author:      Phillip Durdaut
7  */
8  #ifndef TYPES_H_
9  #define TYPES_H_
10
11  /*
12     Types
13  */
14
15  typedef unsigned char    uint8_t;
16  typedef signed char      sint8_t;
17  typedef unsigned int     uint16_t;
18  typedef signed int       sint16_t;
19  typedef unsigned long    uint32_t;
20  typedef signed long      sint32_t;
21  typedef unsigned long long uint64_t;
22  typedef signed long long  sint64_t;
23
24  typedef unsigned char    u8_t;
25  typedef signed char      s8_t;
26  typedef unsigned int     u16_t;
27  typedef signed int       s16_t;
28  typedef unsigned long    u32_t;
29  typedef signed long      s32_t;
30  typedef unsigned long long u64_t;
31  typedef signed long long  s64_t;
32  #endif /* TYPES_H_ */
```

code/ZSK3V04/types.h

F Spannungslupe

Die Spannungslupe hat die Aufgabe, zunächst eine Offsetspannung abzuziehen. Dabei soll nicht der gesamte Gleichanteil kompensiert werden, da mit dem ADC keine negativen Spannungen aufgenommen werden können. Stattdessen wird die Offsetkorrektur um 20 mV reduziert, sodass ein 40 mV breiter Korridor entsteht. Dieser soll dann mit einer Zweiten Schaltung so Verstärkt werden, dass der 40 mV auf die Möglichen Eingangsspannungen von 0 V bis 2.5 V abgebildet werden.

In Abbildung F.1 ist links die Schaltung zur Offsetkorrektur gezeigt, die einen Operationsverstärker und die drei Widerstände R_1 , R_2 und R_3 nutzt. Der Zusammenhang zwischen Eingangsspannung U_{IN} und Zwischenspannung U_Z wird im folgenden entwickelt.




Abbildung F.1: Erster Entwurf der Spannungslupe. Der erste Operationsverstärker reduziert die Eingangsspannung um ein Offset und invertiert es. Der zweite Opamp ist ebenfalls invertierend, und Verstärkt das Signal um den Faktor 62.5.

$$\begin{aligned}
U_+ &= U_{OFFSET} \\
U_- &= U_{IN} \frac{R_2 || R_3}{R_1 + R_2 || R_3} + U_Z \frac{R_1 || R_3}{R_1 || R_3 + R_2} \\
&= U_{IN} \frac{(R_2 R_3) / (R_2 + R_3)}{R_1 + (R_2 R_3) / (R_2 + R_3)} + U_Z \frac{(R_1 R_3) / (R_1 + R_3)}{(R_1 R_3) / (R_1 + R_3) + R_2} \\
&= U_{IN} \frac{R_2 R_3}{R_1 (R_2 + R_3) + R_2 R_3} + U_Z \frac{R_1 R_3}{R_1 R_3 + R_2 (R_1 + R_3)} \\
&= U_{IN} \frac{R_2 R_3}{R_1 R_2 + R_1 R_3 + R_2 R_3} + U_Z \frac{R_1 R_3}{R_1 R_3 + R_1 R_2 + R_2 R_3} \\
U_Z &= U_+ - U_- = 0 \\
0 &= U_{OFFSET} - U_{IN} \frac{R_2 R_3}{R_1 R_2 + R_1 R_3 + R_2 R_3} - U_Z \frac{R_1 R_3}{R_1 R_3 + R_1 R_2 + R_2 R_3} \\
0 &= U_{OFFSET} (R_1 R_2 + R_1 R_3 + R_2 R_3) - U_{IN} R_2 R_3 - U_Z R_1 R_3 \\
U_Z R_1 R_3 &= U_{OFFSET} (R_1 R_2 + R_1 R_3 + R_2 R_3) - U_{IN} R_2 R_3 \\
U_Z &= U_{OFFSET} \frac{R_1 R_2 + R_1 R_3 + R_2 R_3}{R_1 R_3} - U_{IN} \frac{R_2 R_3}{R_1 R_3} \\
U_Z &= U_{OFFSET} \left(\frac{R_2 + R_3}{R_3} + \frac{R_2}{R_1} \right) - U_{IN} \frac{R_2}{R_1}
\end{aligned}$$

In dieser Stufe soll der die Ruhespannung U_R kompensiert werden Daher soll der Verstärkungsfaktor dieser Stufe -1 betragen, woraus folgt $R_1 = R_2$. Wir legen fest $R_1 = R_2 = 10 \text{ k}\Omega$. Für die Eingangsspannung gilt, dass sie sich aus einem Gleichspannungsanteil und einem Wechselspannungsanteil zusammensetzt.

$$U_{IN} = U_R + U_{AC}$$

Für U_R gilt das Werte zwischen 2.6 V und 4 V in Frage kommen. Um eine Einstellbare Spannungsquelle mit einem einfachen Microcontroller zu erhalten, kann eine Pulsweitenmodulation (PWM) mit anschließender Tiefpassfilterung verwendet werden. Diese Schaltung kann dann Spannungen zwischen 0V und der Logikspannung von 3.3 V erzeugen.

| U_R | U_{OFFSET} |
|-------|--------------|
| 2.6 V | 0 V |
| 4 V | 3.3 V |

Tabelle F.1: Ein und Ausgangsspannungen der Offsetkompensation




Abbildung F.2: Spannungslupe mit Halbierung des Offsets.

$$U_{OUT} = U_{OFFSET} \left(\frac{R_2 + R_3}{R_3} + \frac{R_2}{R_1} \right)$$

$$U_{OUT} = U_{OFFSET} \left(\frac{10 \text{ k}\Omega + R_3}{R_3} + 1 \right)$$

$$4 \text{ V} = 3.3 \text{ V} \left(\frac{10 \text{ k}\Omega + R_3}{R_3} + 1 \right)$$

$$\frac{4 \text{ V}}{3.3 \text{ V}} - 1 = \frac{10 \text{ k}\Omega + R_3}{R_3}$$

$$0.21 R_3 - R_3 = 10 \text{ k}\Omega$$

Dieses Gleichungssystem hat keine Lösung die mit realen Widerständen zu realisieren ist, da U_R und U_{OFFSET} zu dicht beieinander liegen. Eine Möglichkeit wäre nun eine Verstärkungsfaktor kleiner als 0.21 zu wählen. Alternativ kann man festlegen, das nicht der gesamte Ausgangsbereich bis 3.3 V verwendet werden soll. Um dennoch die Auflösung der PWM nutzen zu können, wird die Offsetspannung vor dem Operationsverstärker halbiert. Es folgt das in Abbildung F.2 gezeigte Bild für die erste Hälfte des Spannungslupe.

Für den Zusammenhang zwischen Eingangsspannung $U_{[IN]}$ und Zwischenspannung U_Z gilt dann:

$$U_+ = \frac{R_5}{R_4 + R_5} U_{OFFSET}$$

$$U_+ = \frac{1}{2} U_{OFFSET}$$

$$U_- = U_{IN} \frac{R_2 R_3}{R_1 R_2 + R_1 R_3 + R_2 R_3} + U_Z \frac{R_1 R_3}{R_1 R_3 + R_1 R_2 + R_2 R_3}$$

$$U_Z = U_+ - U_- = 0$$

$$0 = \frac{1}{2} U_{OFFSET} - U_{IN} \frac{R_2 R_3}{R_1 R_2 + R_1 R_3 + R_2 R_3} - U_Z \frac{R_1 R_3}{R_1 R_3 + R_1 R_2 + R_2 R_3}$$

$$U_Z = \frac{1}{2} U_{OFFSET} \left(\frac{R_2 + R_3}{R_3} + \frac{R_2}{R_1} \right) - U_{IN} \frac{R_2}{R_1}$$

$$U_{OUT} = \frac{1}{2} U_{OFFSET} \left(\frac{R_2 + R_3}{R_3} + \frac{R_2}{R_1} \right)$$

$$U_{OUT} = \frac{1}{2} U_{OFFSET} \left(\frac{10 \text{ k}\Omega + R_3}{R_3} + 1 \right)$$

$$4 \text{ V} = 1.65 \text{ V} \left(\frac{10 \text{ k}\Omega + R_3}{R_3} + 1 \right)$$

$$\frac{4 \text{ V}}{1.65 \text{ V}} - 1 = \frac{10 \text{ k}\Omega + R_3}{R_3}$$

$$1.42 R_3 - R_3 = 10 \text{ k}\Omega$$

$$0.42 R_3 = 10 \text{ k}\Omega$$

$$\frac{14}{33} R_3 = 10 \text{ k}\Omega$$

$$\rightarrow R_3 \approx \frac{330}{14} \text{ k}\Omega$$

Daraus folgt dann:

$$U_{OUT} = U_{OFFSET} \left(\frac{R_2 + R_3}{R_2} + \frac{R_3}{R_1} \right) - U_Z \frac{R_3}{R_1}$$

$$U_{OUT} = U_{OFFSET} \left(\frac{\frac{330}{14} \text{ k}\Omega + 10 \text{ k}\Omega}{\frac{330}{14} \text{ k}\Omega} + \frac{10 \text{ k}\Omega}{10 \text{ k}\Omega} \right) - U_Z \frac{10 \text{ k}\Omega}{10 \text{ k}\Omega}$$

$$U_{OUT} = U_{OFFSET} \frac{80}{33} - U_Z;$$




Abbildung F.3: Zweite Stufe der Spannungslupe.

Die Zweite Stufe ist in

Für die Zweite Stufe gilt:

$$\begin{aligned}
 U_+ &= 0 \\
 U_- &= U_Z \frac{R_5}{R_4 + R_5} + U_{OUT} \frac{R_4}{R_4 + R_5} \\
 U_D &= 0 \\
 &= U_+ - U_- \\
 0 &= -U_Z \frac{R_5}{R_4 + R_5} - U_{OUT} \frac{R_4}{R_4 + R_5} \\
 U_Z \frac{R_5}{R_4 + R_5} &= -U_{OUT} \frac{R_4}{R_4 + R_5} \\
 U_Z &= -U_{OUT} \frac{R_4(R_4 + R_5)}{R_5(R_4 + R_5)} \\
 U_Z &= -U_{OUT} \frac{R_4}{R_5}
 \end{aligned}$$

Der Spannungsbereich, auf den die Eingangsspannung abgebildet werden soll ist immer 0 V bis 2.5 V, die Eingangsspannung liegt aufgrund der Invertierung durch die Stufe der Offsetkompensation -40 mV.

| U_{AC} | U_{OUT} |
|----------|-----------|
| 0 mV | 0 V |
| -40 mV | 2.5 V |

Tabelle F.2: Ein und Ausgangsspannungen der Spannungslupe

Woraus folgt:

$$\begin{aligned} -40 \text{ mV} &= -2.5 \text{ V} \frac{R_6}{R_7} \\ \frac{-40 \text{ mV}}{2.5 \text{ V}} &= -\frac{R_6}{R_7} \\ -0.016 &= -\frac{R_6}{R_7} \end{aligned}$$

Durch Festlegung von $R_5 = 100 \text{ k}\Omega$ folgt $R_4 = 1.6 \text{ k}\Omega$

Der entwickelte Schaltplan wurde in LT-Spice realisiert und simuliert (vgl. Abbildung F.4 auf der nächsten Seite). Die simulation zeigt, das für alle Ruhespannungen innerhalb des Intervalls das Wechselspannungssignal ideal auf den gewünschten Spannungsbereich abgebildet wird. Allerdings ist zu beachten, das die Zwischenspannung negativ ist. Sie liegt bei bis zu -40 mV. Aus diesem Grund muss eine negative Spannungsversorgung dieser Größenordnung bereitgestellt und ein Rail-to-Rail-Operationsverstärker eingesetzt werden.




Abbildung F.4: Spice-Modell der Spannungslupe. Die Offsetspannung zur Spannungskorrektur wird hier ohne die bei der PWM entstehenden Quantisierung eingespeist.

G Batteriemodel für Beispielhafte EIS-Messung

Um für die Darstellung der EIS im Grundlagenkapitel Abschnitt 2.2 auf Seite 44 Daten nutzen zu können wurde auf Grundlage der in Abschnitt 2.1.4 auf Seite 34 erstellten Ersatzschaltbilder ein Modell erstellt, das im Relevanten Frequenzbereich zwischen 10 mHz und 10 kHz ein stark inhomogenes Verhalten aufweist, dessen Form an die einer realen Batterie angelehnt ist. Das Modell ist in Abbildung G.1 auf der nächsten Seite inklusiver der verwendeten Parameter abgebildet. LT-Spice bietet keine Möglichkeit die Ordinate zu invertieren (vgl. Abbildung G.2 auf der nächsten Seite), weshalb alle Abbildungen in den entsprechenden Kapiteln mit den aus LT-Spice Exportierten Daten in GNU Octave gemacht wurden.




Abbildung G.1: Beispielmodell eines Akkumulators in LT-Spice. Die Spule wirkt durch ihre niedrige Induktivität erst bei Frequenzen mehrerer Kiloherz deutlich. Die Abszisse wird beim Wert von R_s geschnitten, und die Kapazitäten der Beiden Kondensatoren unterscheidet sich ausreichend Stark, sodass zwei Bögen entstehen.




Abbildung G.2: Nyquist-Diagramm des LT-Spice Modells. Hier ist die Ordinate anders als bei der EIS üblich nicht invertiert.

H Erweiterungsmodul für den Zellsensor Klasse 3 Version 4

In diesem Abschnitt sollen kurz die Möglichkeiten aufgezeigt werden, die mit der Erweiterungsmodul-Schnittstelle auf dem neuen Zellesensor genutzt werden können.

In der vorliegenden Arbeit wird über den Pfostenstecker mit dem ADS1291 über SPI kommuniziert. Dafür wurden die Leitungen des 'universal serial communication interface (USCI)' mit vier Pins des Erweiterungsmodul-Steckers verbunden. Die Pinbelegung wurde bereits in Abbildung 3.13 auf Seite 95 gezeigt, und der Quellcode für die Konfiguration kann der Datei ADC24.c im Anhang E entnommen werden.

Da das USCI auch andere Arten synchroner und asynchroner Kommunikation unterstützt und außerdem über die Port-Map-Matrix eine Reihe weiterer Funktionen mit dem Erweiterungsmodul-Stecker verbunden werden kann, soll im folgenden kurz vorgestellt werden, welche Anwendungsmöglichkeiten sich bieten.

H.1 Asynchrone Kommunikation

Das USCI unterstützt asynchrone Kommunikation, wie sie beispielsweise das RS232-Protokoll verwendet. Dabei ist darauf zu achten, dass diese Kommunikation mit der Logikspannung des CC430 durchgeführt wird, sodass eventuell Level-Shifter notwendig sind, um eine externe Peripherie anzuschließen. Abbildung H.1 auf der nächsten Seite zeigt die Pinbelegung des Erweiterungsmoduls für Asynchrone Kommunikation. Da nur Sende- und Empfangsleitung und kein Taktsignal benötigt werden, verbleiben zwei frei konfigurierbare Pins auf dem Erweiterungsmodul-Stecker, die über die Pins P1.7 und P5.0 angesprochen werden können. Da die SPI-Schnittstelle des WakeUp-Receivers immernoch mit den Leitungen verbunden ist, die jetzt als UART-Schnittstelle genutzt werden soll, muss sichergestellt werden, dass dieser Chip während der Kommunikation die Signale auf den Leitungen nicht beachtet. Dazu wird die Kommunikation über das Chip-Select Signal des WakeUp-Receivers abgeschaltet. Das folgende Listing zeigt die Konfiguration der Schnittstelle für eine Baudrate von 115200 Baud und die Funktionen für eine Kommunikation über UART.




Abbildung H.1: Pinbelegung des Pfostensteckers für das Erweiterungsmodul für eine Kommunikation über UART in der Draufsicht.

```

1 void uart_huckepack_init(void) {
2     P5DIR |= BIT1;           // AS3930 CS is output
3     P5OUT &= ~BIT1;        // AS3930 Chip disable
4
5     P1DIR |= BIT6;         // Set P1.6 as TX output
6     P1SEL |= BIT5 + BIT6; // Select P1.5 & P1.6 to UART function
7
8     UCA0CTL1 |= UCSWRST;   // **Put state machine in reset**
9     UCA0CTL1 |= UCSSEL_2; // SMCLK @ 1MHz
10    UCA0BR0 = 0x09;        // 1MHz/115200 = 8.6
11    UCA0BR1 = 0x00;        // CLK prescaler = (UCA0BR0 + UCA0BR1 * 265) = 3
12    UCA0MCTL = 0x06;      // Modulation
13    UCA0CTL1 &= ~UCSWRST; // **Initialize USCI state machine**
14    UCA0IE &= ~(UCTXIE + UCRXIE); // Disable USCI_A0 TX/RX interrupt
15 }
16
17 void uart_huckepack_write(char txData) {
18     while (!(UCA0IFG&UCTXIFG)); // wait for TXBUF to be empty
19     UCA0TXBUF = txData;        // Write Data to TXBUF
20 }
21
22 char uart_huckepack_read(void) {
23     UCA0IE |= UCRXIE;        // Enable USCI_A0 RX interrupt
24     while (!(UCA0IFG&UCRXIFG)); // wait for complete character in rxBuf
25     return UCA0RXBUF;        // Read character automaticly resets IFG
26 }

```

Listing H.1: UART Schnittstelle für das Erweiterungsmodul

H.2 I²C

Die I²C Schnittstelle belegt wie UART lediglich zwei Pins, sodass die selben Pins P1.7 und P5.0 zur freien Verfügung bleiben.




Abbildung H.2: Pinbelegung des Pfostensteckers für das Erweiterungsmodul für eine Kommunikation über I2C in der Draufsicht.

```

1 void i2c_huckepack_init(void) {
2     P1DIR |= BIT5 + BIT6;           // Set P1.5 & P1.6 as output
3     P1SEL |= BIT5 + BIT6;           // Select P1.5 & P1.6 to I2C function
4     UCA0CTL1 |= UCSWRST;             // Reset the USCI logic
5     UCA0CTL0 = (UCMST | UCMODE1 | UCMODE0 | UCSYNC); // Master-Mode | I2C-Mode
6     | Sync-Mode | 7-Bit Addresses
7     UCA0CTL1 = (UCSSEL1 | UCSWRST); // I2CCLK = SMCLK @ 1MHz
8     UCA0BR0 = 0x0A;                 // CLK prescaler = (UCA0BR0 + UCA0BR1 *
9     265) = 10
10    UCA0BR1 = 0x00;                 // 1MHz / 10 = 100kHz
11    UCA0I2COA |= 0x0077;            // Own 7-Bit Address
12    UCA0I2CIE = 0x00;               // Disable interrupts
13 }
14
15 void i2c_write(uint8_t slave_address, uint8_t data_length, uint8_t *data) {
16     uint8_t i;
17
18     UCA0CTL1 |= UCTR;               // set transmitter-mode
19     UCA0I2CSA = slave_address;      // set slave address
20     UCA0CTL1 &= ~UCSWRST;          // unset SWRESET
21     UCA0CTL1 |= UCTXSTT;            // send START-CON
22     UCA0TXBUF = data[0];            // then write data
23
24     for(i = 1; i < data_length; i++) {
25         while(1) { // wait until ...
26             if((IFG2 & UCA0TXIFG) == UCA0TXIFG) // start-con was send
27                 {

```

```

27         UCA0TXBUF = data[i];           //then write data
28         break;
29     }
30 }
31
32 while((IFG2 & UCA0TXIFG) != UCA0TXIFG); // wait until data was send
33 UCA0CTL1 |= UCTXSTP;                     // send STOP-COND
34 while((UCA0CTL1 & UCTXSTP) == UCTXSTP); // wait until STOP-con was send
35 UCA0CTL1 |= UCSWRST;                     // set SWRESET
36 }
37
38 void i2c_read(uint8_t slave_address, uint8_t data_length, uint8_t *data) {
39     uint8_t i;
40
41     UCA0CTL1 &= ~UCTR;                    // reset transmitter-mode
42     UCA0I2CSA = slave_address;            // set slave address of sensor
43     UCA0CTL1 &= ~UCSWRST;                // unset SWRESET
44     UCA0CTL1 |= UCTXSTT;                  // send START-CON
45
46     if(data_length > 1) {
47         for(i = 0; i < data_length; i++) {
48             while(1) {
49                 if((IFG2 & UCA0RXIFG) == UCA0RXIFG) // start-con was send
50                 {
51                     data[i] = UCA0RXBUF; // readout data
52                     if(i == data_length-2) // if next byte will be the last
53 one
54 receive
55                     UCA0CTL1 |= UCTXSTP; // send STOP-CON after next
56                     break;
57                 }
58             }
59         }
60     }
61     else
62     {
63         while((UCA0CTL1 & UCTXSTT) == UCTXSTT); // wait for acknowledge of
64 slave ,
65         UCA0CTL1 |= UCTXSTP; // then send STOP-COND
66 immediately
67         data[0] = UCA0RXBUF; // readout data
68     }
69     while((UCA0CTL1 & UCTXSTP) == UCTXSTP); // wait until STOP-con was send
70     UCA0CTL1 |= UCSWRST; // set SWRESET
71 }

```

Listing H.2: I2C Schnittstelle für das Erweiterungsmodul

H.3 PWM zur Offsetkompensation

In dieser Arbeit wurde beschlossen die Messung von kleinen Wechselfspannungen bei großem Gleichspannungsoffset durch Verwendung eines hochauflösenden ADCs zu erreichen. Sollte zukünftig doch eine Aufbereitung des Signals wie Bspw. mit der Spannungslupe realisiert werden, so könnte die Erweiterungsmodul-Schnittstelle weiterhin genutzt werden. Um eine Variable Offset-Korrektur zu realisieren, ist es notwendig den durch die Spannungslupe zu kompensierenden Spannungswert an das Erweiterungsmodul weiterzugeben. Da der CC430 über keinen Digital-Analog-Konverter verfügt, müsste dies über eine PWM geschehen, die auf dem Erweiterungsmodul zu filtern ist, um einen stabilen Spannungswert zu erhalten. Da die Eingänge des ADC nicht über die Port-Map verbunden werden können, ist mit der aktuellen Version des Zellsensors ein eigener niedrig auflösender ADC auf das Erweiterungsmodul notwendig. Sollte in Zukunft ein Redesign des Zellsensors anstehen, so sollte überlegt werden, ob das ChipSelect Signal des das Erweiterungsmodul mit einem Pin des Port 2 Verbunden werden kann, da diese mit den Eingängen des internen 12 Bit ADC verbunden werden können. Aktuell müsste eine Möglichkeit gewählt werden, die Analog-Digital-Umsetzung auf das Erweiterungsmodul durchzuführen, und die Werte bspw. per I2C zu Übertragen. Das Folgenden Listing zeigt die Ausgabe eines 1 kHz PWM-Singals mit einer Einschaltdauer, die sich in 1024 Schritten einstellen lässt. Bei idealer Filterung des Signals entspricht dies einem 10 Bit DAC.




Abbildung H.3: Pinbelegung des Pfostensteckers für das Erweiterungsmodul für eine Offsetkompensation mittels PWM .

```

1  void huckepack_init(void)  {
3      P5DIR |= BIT1;          // AS3930 CS is output
      P5OUT &= ~BIT1;        // AS3930 Chip disable
5
      PMAPPWD = 0x02D52;     // Get write-access to port mapping
      regs
7      P1MAP7 = PM_TA1CCR1A; // Map TA1CCR1 output to P1.5
      PMAPPWD = 0;          // Lock port mapping registers
9
      P1DIR |= BIT7;        // P1.7 output
11     P1SEL |= BIT7;       // P1.7 options select
13
      TA1CCR0 = 1024;       // PWM Period: 1MHz/1024 ~ 1kHz
      TA1CCTL1 = OUTMOD_7; // CCR1 reset/set
15     TA1CCR1 = 0;         // CCR1 PWM duty cycle
      TA1CTL = TASSEL_2 + MC_1 + TACLR; // SMCLK, up mode, clear TAR
17 }
19 void huckepack_write_offset(uint16_t Offset) {
      TA1CCR1 = Offset >> 6; // PWM On-Time. 1024 possible steps
21 }

```

Listing H.3: PWM für das Erweiterungsmodul

Versicherung über die Selbstständigkeit

Hiermit versichere ich, dass ich die vorliegende Arbeit ohne fremde Hilfe selbstständig verfasst und nur die angegebenen Hilfsmittel benutzt habe. Wörtlich oder dem Sinn nach aus anderen Werken entnommene Stellen habe ich unter Angabe der Quellen kenntlich gemacht.

Hamburg, 27. November 2014

Ort, Datum

Unterschrift