

Bachelorarbeit

Martin Willimczik

Hardware Implementierung zur Ortsfrequenzberechnung
für Sensorarrays

Martin Willimczik

Hardware Implementierung zur Ortsfrequenzberechnung für Sensorarrays

Bachelorarbeit eingereicht im Rahmen der Bachelorprüfung
im Studiengang Bachelor of Science Elektro- und Informationstechnik
am Department Informations- und Elektrotechnik
der Fakultät Technik und Informatik
der Hochschule für Angewandte Wissenschaften Hamburg

Betreuer Prüfer: Prof. Dr.-Ing. Karl-Ragmar Riemschneider
Zweitgutachter: Prof. Dr.-Ing. Jürgen Vollmer

Eingereicht am: 18. März 2019

Martin Willimczik

Thema der Arbeit

Hardware Implementierung zur Ortsfrequenzberechnung für Sensorarrays

Stichworte

2D-DFT, Fouriertransformation, automatische Hardware-Erzeugung, Sensorarray

Kurzzusammenfassung

In dieser Arbeit wurde eine Hardware-Implementierung zur Berechnung individueller Ausgangspunkten einer 2D-DFT entwickelt. Der Ansatz verwendet Koeffizientenmusterrkennung zur Reduktion des allgemeinen Logikbedarfs. Es wurde ein Softwareframework zur automatischen Erzeugung der Hardwarearchitektur programmiert. Die Ergebnisse zeigen, dass die erzeugte Hardware die Projektanforderungen von Flächenbedarf und Genauigkeit erfüllt und eine ASIC-Implementierung möglich ist.

Martin Willimczik

Title of Thesis

Hardware implementation calculating spatial frequencies for sensor arrays

Keywords

2D-DFT, Fourier Transform, Hardware-Generator, sensor-array

Abstract

In this thesis a hardware implementation for calculating individual output points of a 2D-DFT was developed. The approach uses coefficient pattern recognition to reduce the general logic requirement. A software framework has been developed to automatically generate the hardware architecture. The results show that the generated hardware meets the project requirements of area and accuracy and that an ASIC implementation is possible.

Inhaltsverzeichnis

Abbildungsverzeichnis	vii
Tabellenverzeichnis	viii
Abkürzungen	x
1 Einleitung	1
1.1 Motivation und Ziel dieser Arbeit	1
1.2 Anforderungskatalog	2
1.2.1 Größe der Eingangsmatrix	2
1.2.2 Bitbreiten und Genauigkeit	2
1.2.3 Ortsfrequenzen	2
1.2.4 Geschwindigkeit und Latenz	3
2 Grundlagen	4
2.1 Entwicklung der 2D-Diskrete Fourier Transformation (DFT) aus der 1D-DFT	4
2.2 Abgeleitete Summenform der 2D-DFT	5
3 Entwicklung der Hardwarearchitektur	6
3.1 Grundlage der Architektur	6
3.2 Optimierung der Multiplikation mit Konstantenmultiplizierern	7
3.2.1 CORDIC	8
3.3 Koeffizientenmuster der 2D-DFT	8
3.3.1 Koeffizientenfolge	9
3.3.2 Triviale Muster	10
3.3.3 Zeilenmuster	11
3.3.4 Spaltenmuster	12
3.3.5 Zeilen- und Spaltenmuster	13

4 Implementierung der Hardwarearchitektur	15
4.1 Koeffizientenmodul	16
4.1.1 Gemeinsame Komponenten	16
4.1.2 Realisierung von Trivalmustern	18
4.1.3 Realisierung von Zeilenmustern	19
4.1.4 Realisierung von Spaltenmustern	21
4.1.5 Zeilen- und Spaltenmuster	23
4.2 Komplexer Multiplizierer	24
4.2.1 Ablauf der Multiplikation	24
4.2.2 Pipelining	27
4.3 Komplexer Akkumulator	27
4.4 Verilog-Toplevelmodul	28
4.5 DFT-Modul (VHDL)	31
4.6 Numerische Auslegung	32
4.6.1 Eingangsbitbreite	33
4.6.2 Akkumulatorbitbreite	33
4.6.3 Ausgangsskalierung	34
4.6.4 Genauigkeit & SQNR	34
4.7 Änderungen am Testsystem	35
4.7.1 BRAM-Modul	35
4.7.2 Dummy-Signalverarbeitungsmodul	36
4.7.3 Interne Tristate-Busse	36
4.7.4 Register Initialwerte	37
4.7.5 Zweiflankenlogik	37
5 brute2dft Framework zur Hardwareerzeugung	38
5.1 Überblick über die Software	38
5.2 brute2dft.m	41
5.2.1 Parametervariablen	41
5.2.2 Skript Ablauf	42
5.2.3 Workspace Interaktion	43
5.3 genDftModule.m	43
5.3.1 Parameter	43
5.3.2 Musteranalyse	44
5.3.3 Koeffizientenmodulerzeugung	46
5.3.4 Modullogikerzeugung für Konstantenmultiplizierer	48

5.4	genDftModuleToplevel.m	49
5.4.1	Parameter	49
5.4.2	Funktion	50
5.5	genDftModuleTestbench.m	50
5.5.1	Parameter	51
5.5.2	Funktion	51
5.6	genVhdlDftModule.m	52
5.6.1	Parameter	52
5.6.2	Funktion	52
5.7	genVhdlTestbench.m	53
5.7.1	Parameter	53
5.7.2	Funktion	53
5.8	brute2snr.m	54
5.8.1	Verfahren	54
5.8.2	Ablauf	55
6	Ergebnisse	56
6.1	Verifikation der Funktionalität	56
6.1.1	Funktionale Simulation	56
6.1.2	Tests mit dem Testsystem	56
6.2	Ergebnisse der Koeffizientenmusteranalyse für verschiedene Matrixgrößen .	57
6.3	Numerische Präzision & SQNR	59
6.4	Flächenbedarf und Geschwindigkeit	60
6.4.1	Logikzellenbedarf für verschiedene Transformationsgrößen	60
6.4.2	Anwendungsbeispiel 15x15 mit 10 Ausgangspunkten:	61
6.4.3	Vollständige 8x8 2D-DFT:	62
7	Bewertung der Ergebnisse, Zusammenfassung und Ausblick	63
7.1	Zusammenfassung	63
7.2	Bewertung der Ergebnisse	63
7.3	Ausblick	64
A	Anhang	67
A.1	Matlab Quellcode	67
A.1.1	Quellcode: brute2dft.m	67
A.1.2	Quellcode: genDftModule.m	69
A.1.3	Quellcode: genDftModuleToplevel.m	107

A.1.4 Quellcode: genDftModuleTestbench.m	116
A.1.5 Quellcode: genVhdlDftModule.m	122
A.1.6 Quellcode: genVhdlTestbench.m	133
A.1.7 Quellcode: brute2snr.m	140
A.2 Verilog Quellcode	143
A.2.1 Quellcode: accumulators.v	143
A.3 VHDL Quellcode	146
A.3.1 Quellcode: toplevel.vhd	146
A.3.2 Quellcode: bram.vhd	150
A.3.3 Quellcode: module_control.vhd	152
A.3.4 Quellcode: dummy_module.vhd	155
Selbstständigkeitserklärung	158

Abbildungsverzeichnis

3.1	Entwicklungsansatz 2D-DFT-Modul	7
3.2	Koeffizienten für Ausgangspunkt (2, 2) einer 15x15 Punkte 2D-DFT	9
4.1	Übersicht Hardwarearchitektur	16
4.2	Koeffizientenmodul für Triviale Muster (vereinfacht)	18
4.3	Koeffizientenmodul für einfache Zeilenmuster (vereinfacht)	19
4.4	Koeffizientenlogik für komplexe Zeilenmuster (vereinfacht)	20
4.5	Koeffizientenlogik für komplexe Spaltenmuster (vereinfacht)	21
4.6	Verilog-Toplevelmodul (vereinfacht)	23
4.7	Paralleler komplexer Multiplizierer (vereinfachte Darstellung)	25
4.8	Sequenzieller komplexer Multiplizierer (vereinfachte Darstellung)	26
4.9	Komplexer Akkumulator (vereinfachte Darstellung)	28
4.10	Koeffizientenlogik für komplexe Spaltenmuster (vereinfacht)	29
4.11	DFT-Modul (vereinfacht)	31
5.1	Ausführungsreihenfolge und erzeugte Dateien	39

Tabellenverzeichnis

4.1	Beispiel 9x9 Koeffizientenindex: (2, 4)	23
4.2	Berechnungsschema für sequenzielle komplexe Multiplikation	27
4.3	Zustandstabelle für den parallelen Datenpfad	30
4.4	Zustandstabelle für den sequenziellen Datenpfad	30
6.1	Legende für Koeffizientenmuster-Codes	57
6.2	Ergebnisse: brute2snr für Transformationsgröße 15x15	59
6.3	Logikbedarf Koeffizientenmodule 8x8	61
6.4	Logikbedarf Koeffizientenmodule 15x15	61

Abkürzungen

ASIC Application-specific integrated circuit.

CORDIC Coordinate Rotation Digital Computer.

DFT Diskrete Fourier Transformation.

FFT Fast Fourier Transform.

FPGA field-programmable gate array.

FT Fourier Transformation.

HAW Hochschule für Angewandte Wissenschaften.

ISAR Signalverarbeitung für Integrated Sensor-Arrays basierend auf dem Tunnel-Magnetoresistiven Effekt für den Einsatz in der Automobilelektronik.

RAM Random Access Memory.

ROM Read Only Memory.

SNR Signal-to-noise ratio.

SQNR Signal-to-quantization-noise ratio.

1 Einleitung

Diese Arbeit beschäftigt sich mit der Implementierung einer zweidimensionalen diskreten Fourier Transformation für einen magnetischen Winkelsensor-ASIC. Die Entwicklung findet unter dem Dach des ISAR-Projekts an der Hochschule für Angewandte Wissenschaften (HAW) statt und beschäftigt sich mit der Entwicklung von Signalverarbeitungsalgorithmen für Arrays aus magnetischen Winkelsensoren. Ziel ist die Entwicklung eines kostengünstigen integrierten Sensorchips, der immun gegen externe Störfelder ist und sich für eine Vielzahl von Anwendungen eignet. Beispiele hierfür sind ABS- und ESP-Sensoren, Winkelgeber für bürstenlose Gleichstrommotoren und weitere Anwendungen, bei denen die Orientierung und Drehzahl eines Permanentmagnetgebers präzise, berührungslos und störsicher erfasst werden müssen.

1.1 Motivation und Ziel dieser Arbeit

Im ISAR-Projekt wird für die Berechnung von Winkeln aus Sensordaten eine 2D-DFT verwendet. Da ein Sensorchip mit integrierter Signalverarbeitung das Ziel ist, wird eine Hardware-Implementierung der 2D-DFT benötigt. Im Zuge der Entwicklung der Signalverarbeitungsalgorithmen wurde ein Ansatz gefunden, der den Winkel mit wenigen Punkten der 2D-DFT berechnet. Die bisher im Verlauf des ISAR-Projekts entwickelten 2D-DFT Implementierungen führen immer eine vollständige Transformation durch. Das Ziel dieser Arbeit ist daher die Entwicklung einer Hardware-Implementierung, die nur die benötigten Punkte berechnet. Die Ergebnisse der Entwicklung sollen die Kernfrage beantworten, ob der Hardwareaufwand durch die Beschränkung auf wenige Ausgangspunkte auf ein Niveau reduziert werden kann, das eine Implementierung auf einem kostengünstigen Sensor-Application-specific integrated circuit (ASIC) erlaubt.

1.2 Anforderungskatalog

Die Entwicklung der Signalverarbeitungsalgorithmen für die Sensorarrays ist bei weitem noch nicht abgeschlossen, sodass viele der im Folgenden genannten Werte nur als Anhaltspunkte und nicht als exakte Spezifikationen zu verstehen sind. Die angegebenen Werte entsprechen dem aktuellen Forschungsstand, es wird jedoch erwartet, dass sich im weiteren Projektverlauf Veränderungen ergeben.

1.2.1 Größe der Eingangsmatrix

Die Größen der verwendeten Sensorarrays bewegen sich im Bereich von 3x3 bis 9x9 Sensoren. Die Arrays sind immer quadratisch, folglich sind es die Matrizen der Eingangsdaten auch. In der Signalverarbeitung ist eine Interpolation der Sensordaten vorgesehen, wodurch sich die Größe der Transformation gegenüber der Anzahl der Sensoren verdoppelt. Die zu verarbeitenden Matrixgrößen liegen daher im Bereich von 6x6 bis 18x18 Punkten.

1.2.2 Bitbreiten und Genauigkeit

Da das Ziel der Entwicklung ein ASIC ist, muss der Algorithmus mit einem Festkomma-Datenpfad implementiert werden. Die Auflösung der einlaufenden Sensordaten wird mit je 12 Bit für Real- und Imaginärteil angenommen. Diese Vorgabe basiert auf den verfügbaren Analog-Digitalwandler IP-Cores der Halbleiterhersteller und der nötigen Samplerate. Die Bitbreite der Ausgangsdaten soll der der Eingangsdaten entsprechen. Zum erforderlichen Signal-to-noise ratio (SNR) bzw. der Genauigkeit der Fourier Transformation (FT) gibt es noch keine Analysen, daher wird ein Mittelweg zwischen von Präzision und Hardwareaufwand angestrebt.

1.2.3 Ortsfrequenzen

Da in der weiteren Signalverarbeitung nur bestimmte Ortsfrequenzen, im folgenden auch Ausgangspunkt genannt, benötigt werden, sollen daher nicht alle, sondern ausschließlich die benötigten, Datenpunkte berechnet werden. Dies erfordert eine separierbare Form der Berechnung.

1.2.4 Geschwindigkeit und Latenz

Verarbeitungsgeschwindigkeit ist eine wichtige Anforderung, die in anderen Arbeiten zum Thema noch nicht zufriedenstellend gelöst wurde. In der Arbeit von Lattman wurde in Kapitel 5.3 [3] ein Zeitfenster von 2083 Taktzyklen für die gesamte Signalverarbeitung berechnet. Diese Forderung basiert auf einer maximal zu erfassenden Drehzahl von 8000 U/min in Kombination mit 1° Winkelauflösung. Für die Berechnung der 2D-DFT sind maximal 50% dieses Taktbudgets vorgesehen.

2 Grundlagen

Wie aus dem Anforderungskatalog zu erkennen ist, wird nicht von beliebigen MxN Transformationen, sondern von quadratischen Transformationen der Größe MxM Punkte, aus gegangen. Alle hier im Grundlagenabschnitt gezeigten Formeln beinhalten nicht den Skalierungsfaktor, der normalerweise vorangestellt wird. Skalierung wird in dieser Arbeit als separates Problem von dem der eigentlichen Transformation behandelt. Im Normalfall wird so skaliert, dass eine Folge von DFT und inverser DFT am Ende einen Faktor von 1 hat.

2.1 Entwicklung der 2D-DFT aus der 1D-DFT

Ausgangspunkt ist die eindimensionale Diskrete Fourier-Transformation mit der bekannten Formel:

$$F(n) = \sum_{x=0}^{M-1} f(x) \cdot e^{-i \cdot 2\pi \cdot \frac{nx}{M}} \quad (2.1)$$

n ist der Index des Ausgangspunktes, während x der Index der Eingangspunkte ist.

Ausgehend von der DFT erhält man die 2D-DFT, indem man sie zeilen- und spaltenweise (oder umgekehrt) auf die Eingangsmatrix anwendet.

2D-DFT über MxM Punkte:

$$F(m, n) = \sum_{y=0}^{M-1} \sum_{x=0}^{M-1} f(y, x) \cdot e^{\frac{-i \cdot 2\pi \cdot (ym + xn)}{M}} \quad (2.2)$$

m und n sind die Indizes der Ausgangspunkte, x und y finden hier als Index für die Eingangsdaten Verwendung.

2.2 Abgeleitete Summenform der 2D-DFT

Als Beispiel wird hier die ausgeschriebene Summenformel für Ausgangspunkt (2,2) einer 3x3 DFT dargestellt:

$$\begin{aligned} F(2,2) = & f_{(1,1)} \cdot (1 + 0i) + f_{(1,2)} \cdot \left(-\frac{1}{2} - \frac{\sqrt{3}}{2}i\right) + f_{(1,3)} \cdot \left(-\frac{1}{2} + \frac{\sqrt{3}}{2}i\right) \\ & + f_{(2,1)} \cdot \left(-\frac{1}{2} - \frac{\sqrt{3}}{2}i\right) + f_{(2,2)} \cdot \left(-\frac{1}{2} + \frac{\sqrt{3}}{2}i\right) + f_{(2,3)} \cdot (1 + 0i) \quad (2.3) \\ & + f_{(3,1)} \cdot \left(-\frac{1}{2} + \frac{\sqrt{3}}{2}i\right) + f_{(3,2)} \cdot (1 + 0i) + f_{(3,3)} \cdot \left(-\frac{1}{2} - \frac{\sqrt{3}}{2}i\right) \end{aligned}$$

Wie sich hier erkennen lässt, wird bei der 2D-DFT, genau wie bei der 1D-Form, jeweils ein Eingangssample mit einem komplexen Faktor multipliziert. Die komplexen Produkte werden dann aufsummiert. Unabhängig von der reihen- und spaltenweisen Konstruktion der 2D-DFT Formel erhält man das Endergebnis ohne die Berechnung von Zwischenergebnissen.

3 Entwicklung der Hardwarearchitektur

Nun soll für diese 2D-DFT Formel, unter Berücksichtigung der gegebenen Anforderungen, eine Hardwarearchitektur entwickelt werden. Auf dem Gebiet der diskreten Fourier-Transformation wurde über die Jahre sehr viel Forschung betrieben und erhebliche Fortschritte in der Reduktion der, für die DFT erforderlichen, Rechenoperationen erzielt. Viele dieser Rechentricks sind jedoch nicht anwendbar, wenn die Transformationsgröße keine Potenz von 2 ist (klassische FFT). Bei kleinen Transformationsgrößen, wie sie hier benötigt werden, bieten diese Verfahren für eine Hardware-Implementierung kaum nennenswerte Vorteile. Denn viele der komplexeren Verfahren benötigen eine sehr komplizierte und damit flächenmäßig große Kontrolllogik, sowie beliebig adressierbaren Speicher (RAM). Dieser ist zwar im aktuellen Entwicklungssystem vorhanden, jedoch würde für die endgültige Realisierung der Hardware eine Signalverarbeitungs-Pipeline bevorzugt werden. Dazu kommt, dass viele der DFT Optimierungen Zwischenergebnisse mehrerer Ausgangspunkte zusammenfassen um Operationen zu sparen. Das Ziel ist jedoch, beliebige nicht zusammenhängende Ausgangspunkte zu berechnen, daher wird die direkte Implementierung der Formel gewählt. Dies ist auch bekannt als Brute-Force-Ansatz, da die DFT ohne komplizierte Verfahren zur Einsparung von Rechenoperationen gelöst wird.

3.1 Grundlage der Architektur

Bei Betrachtung der zur Verfügung stehenden Taktzyklen und der maximalen Transformationsgröße wird erkennbar, dass eine parallele Berechnung der Ausgangspunkte erforderlich ist. Also muss jeder Ausgangspunkt dedizierte Hardware erhalten. Daraus ergibt sich folglich die Grundlage der Rechenarchitektur, wie in Abbildung 3.1 zu sehen: Ein Hauptmodul, das die Samples aus dem Speicher liest, an parallel arbeitende Rechenmodule leitet und am Ende die Ergebnisse seriell zurückschreibt. Innerhalb der




Abbildung 3.1: Entwicklungsansatz 2D-DFT-Modul

Module wird ein Koeffizienten-ROM, ein komplexer Multiplizierer und ein komplexer Akkumulator benötigt. Dieser Ansatz wird im Folgenden noch weiter optimiert.

3.2 Optimierung der Multiplikation mit Konstantenmultiplizierern

Eine Möglichkeit zur Optimierung bei Implementierungen, welche Festkomma-Arithmetik verwenden, ist die Verwendung von Festwertmultiplizierern anstelle echter Multiplizierer. Konstantenmultiplizierer sind Ketten von Additionen und Schiebeoperationen, die die Multiplikation mit einer Konstanten nachbilden. Das folgende Beispiel multipliziert den Eingang x mit der Konstanten 50:

$$50 \cdot x \equiv (((x \underbrace{\ll 1}_{\cdot 2^1} + x) \underbrace{\ll 3}_{\cdot 2^3}) + x) \underbrace{\ll 1}_{\cdot 2^1} \quad x \in \mathbb{Z} \quad (3.1)$$

Hier wurde also eine Multiplikation mit 50 nur mithilfe von Bitschiebeoperationen und Additionen realisiert, welche als Gatter erheblich weniger Platz und Energie benötigen als ein echter Multiplizierer. Diese Konstantenmultiplizierer müssen jedoch für jede einzelne Konstante synthetisiert werden, daher macht dieser Ansatz nur Sinn, wenn es eine begrenzte Anzahl von Konstanten gibt, mit denen multipliziert wird. Diese Voraussetzung ist für die für das Projekt relevanten Transformationsgrößen definitiv gegeben. Für die Berechnung eines Ausgangspunkts einer 15×15 Transformation sind üblicherweise 7

betragsmäßig unterschiedliche Koeffizienten erforderlich. Für die Erzeugung der Konstantenmultiplizierer wird das von Voronenko und Püschel [5] entwickelte Programm „kmult“ genutzt. Dieses erzeugt optimierte Multiplizierer für mehrere Konstanten, die gemeinsame Zwischenwerte der Konstanten mehrfach verwenden um Logikressourcen zu sparen. Im Vergleich zu den von Cadence Genus erzeugten Konstantenmultiplizierern benötigen die von kmult erzeugten Konstantenmultiplizierer etwa 60% weniger Chipfläche. Der große Unterschied kommt durch die stark reduzierte Anzahl von Addierern in dem von kmult erzeugten Design zustande, die Anzahl der Gatter an sich reduzierte sich um nur 6%. Aufgrund dieser Vorteile wurde dieser Ansatz für die DFT-Implementierung verwendet.

3.2.1 CORDIC

Als Alternative zu Konstantenmultiplizierern wurde CORDIC in Erwägung gezogen. CORDIC steht für **C**oordinate **R**otation **D**igital **C**omputer. Dieser Algorithmus kann genutzt werden, um trigonometrische Funktionen und Exponentialfunktionen durch Addition und Schiebeoperationen zu approximieren und wäre geeignet, die DFT-Koeffizienten zu erzeugen. Da es sich um einen iterativen Algorithmus handelt, wären für die 4 Stellen Genauigkeit, die für 10Bit Nachkommapräzision benötigt werden, mindestens 10 Iterationen notwendig, wie in der Arbeit von Helck in Kap. 5.4 [1] ermittelt wurde. Der Zeitaufwand für 10 Iterationen je Sample verletzt für größere Matrixgrößen die Latenzanforderung, weswegen dieser Ansatz verworfen wurde.

3.3 Koeffizientenmuster der 2D-DFT

Unabhängig davon, ob Konstantenmultiplizierer oder echte Multiplizierer in Kombination mit einem ROM zum Einsatz kommen, müssen immer noch die Indizes des jeweiligen Koeffizienten ermittelt werden. Hier könnte wieder ein ROM zum Einsatz kommen, jedoch wurde eine Alternative entdeckt. Da die Koeffizienten, mit denen multipliziert wird, Sin- und Cos-Schwingungen entsprechen, ist die Abfolge der Koeffizientenindizes ebenfalls periodisch. Dies bedeutet, dass sich die Indizes der Koeffizienten durch einen Zähler generieren lassen. Ein Zähler hat gegenüber einem ROM den Vorteil eines geringeren Flächenbedarfs. Bei der Betrachtung der Koeffizienten innerhalb des relevanten Größenbereichs lassen sich 4 generelle Muster erkennen. Diese übergeordneten Muster verfügen




Abbildung 3.2: Koeffizienten für Ausgangspunkt (2, 2) einer 15x15 Punkte 2D-DFT

zudem noch über Permutationen, die berücksichtigt werden müssen. Für jedes Muster und seine jeweiligen Permutationen ist eine individuelle Zählerlogik erforderlich, um die Berechnungen durchzuführen.

3.3.1 Koeffizientenfolge

Bei der Betrachtung der Koeffizientenmuster wird zunächst die Abfolge der Koeffizienten betrachtet. Diese Koeffizientenfolgen sind weitgehend unabhängig von der Art des Musters. Jedem betragsmäßig einzigartigen Koeffizienten wird ein Index zugeordnet. Wenn das Vorzeichen eines Koeffizienten verglichen mit seinem ersten Auftreten unterschiedlich ist, wird dies durch einen negativen Index gekennzeichnet. Dies ist in Abbildung 3.2 zu sehen. Diese Koeffizientenindizes sind die Ziffern an den Markern. Es ist erkennbar, dass betragsmäßig nur 8 Koeffizientenindizes statt 15 existieren und dass sich diese mit einem linearen Zähler abbilden lassen. Negative Koeffizientenindizes symbolisieren einen Koeffizienten mit invertiertem Vorzeichen, im Vergleich zu dessen normalem Vorzeichen.

Real : 1 2 3 4 5 6 7 8 8 7 6 5 4 3 2

Imag : 1 2 3 4 5 6 7 8 -8 -7 -6 -5 -4 -3 -2

Koeffizientenindexfolge für Ausgangspunkt (2, 2) einer 15x15 Punkte DFT

In diesem Fall gibt es beim höchsten Index 8 einen Haltepunkt, da zweimal hintereinander derselbe Index vorkommt. Zudem ist das Vorzeichen beim Imaginärteil (Imag) ab dem Haltepunkt invertiert. Das Zählerverhalten ist lediglich an den Extrempunkten (höchster und niedrigster Index) unterschiedlich.

An den Extrempunkten können Haltepunkte und Vorzeichenwechsel vorkommen, oder es wird nur die Zählrichtung geändert. Untere oder oberen Haltepunkte treten für Real- und Imaginärteil stets gemeinsam auf. Vorzeicheninvertierung tritt bei Real- und Imaginärteil unabhängig auf. Dies führt zu 16 möglichen Permutationen für die Koeffizientenindexzähler.

Es existieren jedoch auch Ausgangspunkte, bei denen die Koeffizienten für die zweite Halbwelle nicht dieselben Punkte treffen, daher müssen in diesen Fällen alle Punkte des Sinus oder Cosinus gespeichert werden. Das entstehende Zählmuster ist dann kein Auf- und Ab mehr sondern entspricht einem Zähler, der bei Erreichen des höchsten Koeffizientenindex wieder zurückgesetzt wird. Der Anteil dieser Fälle liegt bei Matrixgrößen, bei denen diese Art Muster vorkommt, bei etwa 10%. Zudem weisen die Ausgangspunkte, bei denen dieses Muster vorkommt, weitere Anomalien auf, welche in Abschnitt 3.3.5 näher erläutert werden.

Analog zum Beispiel oben, hier ein Beispiel für eine Zählfolge mit Rücksetzung:

<i>Real :</i>	1	2	3	4	5	6	7	8	1	2	3	4	5	6	7	8
<i>Img :</i>	1	2	3	4	5	6	7	8	1	2	3	4	5	6	7	8
Koeffizientenindexfolge mit Rücksetzung																

Nach der Betrachtung der Koeffizientenabfolge folgt nun die Betrachtung der verschiedenen Koeffizientenmuster.

3.3.2 Triviale Muster

Das Triviale Muster weist lediglich einen Koeffizienten auf, zumeist Faktoren von 1 oder 0. Permutationen dieses Musters sind die zeilen- und spaltenweise Invertierung des Vorzeichens des Koeffizienten, diese können auch gemeinsam auftreten. Für dieses Muster ist kein Zähler erforderlich.

Triviale Muster (einfachster Fall)

$$\begin{array}{c|ccccc} 1 & 1 & 1 & 1 & 1 \\ \hline 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{array} \quad \begin{array}{c|ccccc} 1 & 1 & 1 & 1 & 1 \\ \hline 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{array}$$

Real *Imag*

Triviale Muster mit wechselnden Vorzeichen bei Spaltenwechsel

$$\begin{array}{c|ccccc} 1 & -1 & 1 & -1 & 1 \\ \hline 1 & -1 & 1 & -1 & 1 \\ 1 & -1 & 1 & -1 & 1 \\ 1 & -1 & 1 & -1 & 1 \\ 1 & -1 & 1 & -1 & 1 \end{array} \quad \begin{array}{c|ccccc} 1 & 1 & 1 & 1 & 1 \\ \hline 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{array}$$

Real *Imag*

Triviale Muster mit wechselnden Vorzeichen bei Zeilenwechsel

$$\begin{array}{c|ccccc} 1 & 1 & 1 & 1 & 1 \\ \hline -1 & -1 & -1 & -1 & -1 \\ 1 & 1 & 1 & 1 & 1 \\ -1 & -1 & -1 & -1 & -1 \\ 1 & 1 & 1 & 1 & 1 \end{array} \quad \begin{array}{c|ccccc} 1 & 1 & 1 & 1 & 1 \\ \hline 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 1 & 1 \end{array}$$

Real *Imag*

3.3.3 Zeilenmuster

Zeilenmuster bestehen, wie der Name vermuten lässt, aus sich wiederholenden Zeilen. Einfache Zeilenmuster treten grundsätzlich immer in der ersten Zeile der Ausgangspunkte auf. Eine Permutation des einfachen Zeilenmusters ist eine zeilenweise Invertierung der Vorzeichen aller Koeffizienten. Komplexe Zeilenmuster zeichnen sich durch eine Phasenverschiebung beim Zeilenwechsel aus, diese ist relativ zur vorherigen Zeile und konstant.

Einfaches Zeilenmuster

$$\left| \begin{array}{ccccc} 1 & 2 & 3 & 2 & 1 \\ 1 & 2 & 3 & 2 & 1 \\ 1 & 2 & 3 & 2 & 1 \\ 1 & 2 & 3 & 2 & 1 \\ 1 & 2 & 3 & 2 & 1 \end{array} \right| \quad \left| \begin{array}{ccccc} 1 & 2 & 3 & -2 & -1 \\ 1 & 2 & 3 & -2 & -1 \\ 1 & 2 & 3 & -2 & -1 \\ 1 & 2 & 3 & -2 & -1 \\ 1 & 2 & 3 & -2 & -1 \end{array} \right|$$

Real *Imag*

Einfaches Zeilenmuster mit Vorzeichenwechsel

$$\left| \begin{array}{ccccc} 1 & 2 & 3 & 2 & 1 \\ -1 & -2 & -3 & -2 & -1 \\ 1 & 2 & 3 & 2 & 1 \\ -1 & -2 & -3 & -2 & -1 \\ 1 & 2 & 3 & 2 & 1 \end{array} \right| \quad \left| \begin{array}{ccccc} 1 & 2 & 3 & -2 & -1 \\ -1 & -2 & -3 & 2 & 1 \\ 1 & 2 & 3 & -2 & -1 \\ -1 & -2 & -3 & 2 & 1 \\ 1 & 2 & 3 & -2 & -1 \end{array} \right|$$

Real *Imag*

Zeilenmuster mit Phasenverschiebung um 1

$$\left| \begin{array}{ccccc} 1 & 2 & 3 & 2 & 1 \\ 2 & 3 & 2 & 1 & 2 \\ 3 & 2 & 1 & 1 & 2 \\ 2 & 1 & 1 & 2 & 3 \\ 1 & 1 & 2 & 3 & 2 \end{array} \right| \quad \left| \begin{array}{ccccc} 1 & 2 & 3 & -2 & -1 \\ 2 & 3 & -2 & -1 & 1 \\ 3 & -2 & -1 & 1 & 2 \\ -2 & -1 & 1 & 2 & 3 \\ -1 & 1 & 2 & 3 & -2 \end{array} \right|$$

Real *Imag*

3.3.4 Spaltenmuster

Einfache Spaltenmuster sind analog zu den einfachen Zeilenmustern. Sie bestehen aus sich wiederholenden Spalten. Auch diese Muster verfügen über eine Permutation, bei der in jeder neuen Spalte die Vorzeichen invertiert werden. Einfache Spaltenmuster treten grundsätzlich immer in der ersten Spalte der Ausgangspunkte auf. Komplexe Spaltenmuster verhalten sich ebenfalls analog zu den komplexen Zeilenmustern, indem jede neue Spalte eine konstante Phasenverschiebung zu der vorangegangenen Spalte aufweist.

Einfaches Spaltenmuster

$$\begin{array}{cc} \left| \begin{array}{cccccc} 1 & 1 & 1 & 1 & 1 \\ 2 & 2 & 2 & 2 & 2 \\ 3 & 3 & 3 & 3 & 3 \\ 2 & 2 & 2 & 2 & 2 \\ 1 & 1 & 1 & 1 & 1 \end{array} \right| & \left| \begin{array}{ccccc} 1 & 1 & 1 & 1 & 1 \\ 2 & 2 & 2 & 2 & 2 \\ 3 & 3 & 3 & 3 & 3 \\ -2 & -2 & -2 & -2 & -2 \\ -1 & -1 & -1 & -1 & -1 \end{array} \right| \\ \textit{Real} & \textit{Imag} \end{array}$$

Einfaches Spaltenmuster mit Vorzeichenwechsel

$$\begin{array}{cc} \left| \begin{array}{ccccc} 1 & -1 & 1 & -1 & 1 \\ 2 & -2 & 2 & -2 & 2 \\ 3 & -3 & 3 & -3 & 3 \\ 2 & -2 & 2 & -2 & 2 \\ 1 & -1 & 1 & -1 & 1 \end{array} \right| & \left| \begin{array}{ccccc} 1 & -1 & 1 & -1 & 1 \\ 2 & -2 & 2 & -2 & 2 \\ 3 & -3 & 3 & -3 & 3 \\ -2 & 2 & -2 & 2 & -2 \\ -1 & 1 & -1 & 1 & -1 \end{array} \right| \\ \textit{Real} & \textit{Imag} \end{array}$$

Spaltenmuster mit Phasenverschiebung um 1

$$\begin{array}{cc} \left| \begin{array}{ccccc} 1 & 2 & 3 & 2 & 1 \\ 2 & 3 & 2 & 1 & 1 \\ 3 & 2 & 1 & 1 & 2 \\ 2 & 1 & 1 & 2 & 3 \\ 1 & 1 & 2 & 3 & 2 \end{array} \right| & \left| \begin{array}{ccccc} 1 & 2 & 3 & -2 & -1 \\ 2 & 3 & -2 & -1 & 1 \\ 3 & -2 & -1 & 1 & 2 \\ -2 & -1 & 1 & 2 & 3 \\ -1 & 1 & 2 & 3 & -2 \end{array} \right| \\ \textit{Real} & \textit{Imag} \end{array}$$

3.3.5 Zeilen- und Spaltenmuster

Zeilen- und Spaltenmuster stellen die komplizierteste Form von Koeffizientenmustern dar. Dieses Muster erscheint erstmalig bei einer Matrixgröße von 12x12, tritt aber nicht immer bei allen Matrixgrößen oberhalb von 12x12 auf. Dies ist der einzige Mustertyp, bei dem die Zählfolge mit Überlauf vorkommt. Anders als bei den anderen Mustertypen, kann ein Ausgangspunkt beim Zeilen- und Spaltenmuster mehrere unterschiedliche Zählfolgen haben. Außerdem treten bei diesem Muster Zeilenwiederholungen auf, in manchen Fällen mit invertierten Vorzeichen. Die beste Betrachtungsweise ist daher, das Muster als einen

Satz einzigartiger Zeilen zu behandeln, der sich in regelmäßigen Abstand wiederholt. Das angegebene Beispiel zeigt diesen Mustertyp, wie er bei einer 15x15 Matrix vorkommt, zu Illustrationszwecken auf 8x8 gekürzt. Die drei farbig hinterlegten Zeilen wiederholen sich. Die 3. Zeile (Rot) entspricht der 2. mit umgekehrter Zählrichtung, beim Imaginärteil außerdem mit umgekehrten Vorzeichen. Das zweite Beispiel enthält in der 4. Zeile eine invertierte Zeile (Blau).

$\begin{array}{cccccccc} 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \\ 5 & 8 & 7 & 6 & 5 & 8 & 7 & 6 \end{array}$	$\begin{array}{cccccccc} 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \\ -5 & -8 & -7 & -6 & -5 & -8 & -7 & -6 \end{array}$
$\begin{array}{cccccccc} 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \\ 5 & 8 & 7 & 6 & 5 & 8 & 7 & 6 \\ 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \end{array}$	$\begin{array}{cccccccc} 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \\ -5 & -8 & -7 & -6 & -5 & -8 & -7 & -6 \\ 1 & 2 & 3 & 4 & 1 & 2 & 3 & 4 \\ 5 & 6 & 7 & 8 & 5 & 6 & 7 & 8 \end{array}$
<i>Real</i>	<i>Imag</i>

$\begin{array}{cccccccc} 1 & 2 & -1 & 2 & 1 & 2 & -1 & 2 \\ 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \\ -3 & 4 & 3 & -4 & -3 & 4 & 3 & -4 \\ -1 & -2 & 1 & -2 & -1 & -2 & 1 & -2 \end{array}$	$\begin{array}{cccccccc} 1 & 2 & 1 & -2 & 1 & 2 & 1 & -2 \\ 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \\ 3 & -4 & -3 & 4 & 3 & -4 & -3 & 4 \\ -1 & -2 & -1 & 2 & -1 & -2 & -1 & 2 \end{array}$
$\begin{array}{cccccccc} 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \\ -3 & 4 & 3 & -4 & -3 & 4 & 3 & -4 \\ 1 & 2 & -1 & 2 & 1 & 2 & -1 & 2 \\ 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \end{array}$	$\begin{array}{cccccccc} 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \\ 3 & -4 & -3 & 4 & 3 & -4 & -3 & 4 \\ 1 & 2 & 1 & -2 & 1 & 2 & 1 & -2 \\ 3 & 4 & -3 & -4 & 3 & 4 & -3 & -4 \end{array}$
<i>Real</i>	<i>Imag</i>

4 Implementierung der Hardwarearchitektur

Die Hardwarearchitektur wurde als Modul für das Testsystem entwickelt, welches Helck [1] für das ISAR-Projekt entwickelt hat. Eine Übersicht des entwickelten Moduls ist in Abbildung 4.1 zu sehen. Die Architektur ist in zwei Hardwarebeschreibungssprachen geschrieben und besteht aus einem in Verilog und einem in VHDL geschriebenen Teil. Das in VHDL geschriebene Testsystem gibt das äußere Interface des Moduls vor. Der verwendete Generator für die Konstantenmultiplizierer liefert diese als Verilog-Datei, daher wurde Verilog für alle signalverarbeitenden Module verwendet. Dies vermeidet Probleme durch möglicherweise vorhandene Unterschiede in den Implementierungen der Zahlensysteme. Zudem vereinfacht die Zweiteilung die Instanziierung der vielen Verilog-Module innerhalb eines einzigen Verilog-Toplevelmoduls.

Das VHDL-Modul übernimmt die folgenden Funktionen: Bus-Arbitrierung, Speicheradressierung, Erzeugung von Steuersignalen und die Skalierung der Ergebnisse. Das Verilog-Toplevelmodul instanziert die Koeffizientenmodule, erzeugt Steuersignale für die Koeffizientenmodule und enthält den Ausgangs-Multiplexer.

Die Koeffizientenmodule bestehen aus dem komplexen Multiplizierer, einem Akkumulator, einem ROM für Vorzeichen und der Zählerlogik, welche die Koeffizientenfolge erzeugt. Es wurden zunächst zwei Datenpfade entwickelt. Der erste mit einer vollparallelen komplexen Multiplikation in einem Takt, der zweite mit einer sequenziellen Variante, die zwei Taktzyklen benötigt. Die sequenzielle Verarbeitung reduziert den Durchsatz um 50%, bringt aber auch eine Reduktion des Flächen-/Logikbedarfs von beinahe 50% mit sich. Da der reduzierte Durchsatz des sequenziellen Verfahrens trotzdem hoch genug ist, um die Latenzanforderung zu erfüllen, wurde die Entwicklung des parallelen Datenpfads eingestellt. Die Implementierung des parallelen Datenpfades ist daher nur zum Teil umgesetzt und wenig getestet, liefert aber für einige Koeffizientenmuster funktionierende Hardware. Alle im Design vorkommenden Reset-Signale sind asynchron und low-aktiv, da die verwendete Standardzellen-Bibliothek dieser Konvention folgt.

Durchsatzformeln für eine MxM Transformation:

$$\text{Parallel: Taktzyklen} = M + 2 \quad (4.1)$$

$$\text{Sequenziell: Taktzyklen} = 2M + 3 \quad (4.2)$$




Abbildung 4.1: Übersicht Hardwarearchitektur

4.1 Koeffizientenmodul

Ein Koeffizientenmodul berechnet einen spezifischen Ausgangspunkt. Je nach Koeffizientenmuster des Punkts enthält das Koeffizientenmodul unterschiedliche Logik. Einige Komponenten werden jedoch bei allen Musterarten verwendet.

4.1.1 Gemeinsame Komponenten

Alle Arten von Koeffizientenmodulen haben stets die folgenden Bestandteile:

- Multiplizierermodul (siehe 4.2)

- Akkumulator (siehe 4.3)
- Reset-Logik
- sample_strobe-Logik
- Koeffizientenvorzeichen-ROM

Reset-Logik

Die Reset-Logik dient dazu, die internen Register bei Resets oder beim Start einer neuen Berechnung in einen definierten Ausgangszustand zu bringen. Beim Sequenziellen Verfahren hat die Reset-Logik ein Register, welches den START-Eingang synchronisiert. Ein UND-Gatter verbindet den invertierenden Ausgang des START-Registers und den regulären Reset, wenn einer der beiden auf „low“ gesetzt wird, werden die Register zurückgesetzt. Bei der parallelen Variante wird das START-Signal direkt auf einen invertierenden Eingang des UND-Gatters gelegt. Es wurde nicht für alle Register im Design ein Reset vorgesehen. Auf einem FPGA hat das Weglassen von Resets keinerlei Vorteile, bei einer ASIC-Implementierung jedoch sind Register ohne Reset flächenmäßig kleiner. Bei Pipelining-Registern, die keinerlei Einfluss auf Kontrollsignale haben, wurde kein Reset vorgesehen. Flächenmäßig betrachtet sind Register mit Reset 38% größer, daher spart das Weglassen der Resets aufgrund der Anzahl der Pipelining-Register eine beträchtliche Fläche. Nachteil der Einsparung ist, dass dadurch bei der Simulation einige Signale am Anfang der Berechnung als undefiniert angezeigt werden. Das Reset-Modul hätte in das Verilog-Toplevelmodul integriert werden können, wurde aber aufgrund seiner sehr kleinen Fläche von zwei Gattern lokal im Koeffizientenmodul belassen, um das asynchrone Reset-Signal nicht über viele Module verteilen zu müssen. Wenn man den Verdrahtungsaufwand betrachtet, ist es günstiger, das Reset-Signal lokal zu erzeugen, als es mit einer globalen Reset-Einheit verbinden zu müssen.

sample_strobe-Logik:

Die sample_strobe-Logik erzeugt ein Signal, welches bei jedem Taktzyklus den Zustand wechselt und synchron zum START-Signal ist. Das sample_strobe-Signal wird nur benötigt, wenn für die Multiplikation das sequenzielle Verfahren verwendet wird. Die Logik

besteht aus einem Register, dessen Eingang mit seinem invertierendem Ausgang verbunden ist und über einen Reset-Eingang verfügt. Dieses Signal steuert z.b. die Enable-Eingänge von Registern an, die nur bei jedem zweiten Taktzyklus aktiv sein müssen. Wie das Reset-Modul ist auch dieses Modul redundant angelegt und wird aus denselben Gründen lokal im Koeffizientenmodul belassen.

Koeffizientenvorzeichen-ROM:

Das Vorzeichen-ROM speichert die Vorzeichen der Koeffizienten, da diese den Multiplizierern separat zugeführt werden und nicht inhärent im Konstantenmultiplizierer integriert sind. Je nach Koeffizientenmodul, kann dieses ROM auch nur einen Eintrag haben (Trivialfall). Allgemein enthält es für jeden Koeffizientenindex das entsprechende Vorzeichen. Je nach Koeffizientenmuster wird das Vorzeichen-ROM noch um weitere Einträge erweitert, zum Beispiel um den Koeffizientenindex einer Zeile.

4.1.2 Realisierung von Trivialmustern




Abbildung 4.2: Koeffizientenmodul für Trivialmuster (vereinfacht)

Für Trivialmuster wird kein Koeffizientenindexzähler benötigt, daher wird der Index fest auf „0“ gesetzt. Wenn die Vorzeichen der Koeffizienten keinen Veränderungen unterliegen, werden diese ebenfalls fest durch eine Konstante definiert. Für Fälle mit wechselnden Vorzeichen wird ein Register erzeugt, welches die Vorzeichen invertiert. Das Register wird

je nach auftretendem Muster bei Zeilenwechsel, Spaltenwechsel oder beidem invertiert (siehe Abb. 4.2).

4.1.3 Realisierung von Zeilenmustern

Die Koeffizientenlogik für Zeilenmuster lässt sich in einfache und komplexe Varianten unterteilen.

Realisierung von einfachen Zeilenmustern




Abbildung 4.3: Koeffizientenmodul für einfache Zeilenmuster (vereinfacht)

Einfache Zeilenmuster besitzen in jeder Zeile dieselbe Abfolge von Koeffizienten, was im Umkehrschluss bedeutet, dass jede Spalte nur einen Koeffizienten besitzt. Um diese Muster nachzubilden (siehe Abb. 4.3), wird das Vorzeichen-ROM um die Koeffizientenindizes der Spalten erweitert. Der Spaltenzähler des Verilog-Toplevelmoduls adressiert direkt das ROM und wählt Koeffizientenindex und Vorzeichen für die aktuelle Spalte aus. Es ist auch eine Zählerimplementierung möglich, doch im Vergleich hat die ROM-basierte Implementierung einen geringeren Flächenbedarf. Es wird erwartet, dass sich dieser Vorteil für größere Transformationsgrößen, die außerhalb des für das Projekt relevanten Bereiches liegen, umkehren wird. Allgemein benötigen die binären Koeffizientenindexzähler $\log_2(M)$ Bits zur Darstellung der Koeffizientenindizes. Ein ROM muss jeweils einen Eintrag für jeden Punkt der Zeile beinhalten und wächst daher linear mit der Transformationsgröße M .

Realisierung von komplexen Zeilenmustern




Abbildung 4.4: Koeffizientenlogik für komplexe Zeilenmuster (vereinfacht)

Komplexe Zeilenmuster zeichnen sich dadurch aus, dass die Koeffizientenfolge der nächsten Zeile eine konstante Phasenverschiebung gegenüber der aktuellen Zeile aufweist. Um einen Vergleich mit den ROM-basierten Ansätzen zu ermöglichen, wurde diese Koeffizientenmustervariante mit Zählern umgesetzt, auch wenn diese flächenmäßig minimal größer ausfallen. Eine vereinfachte Darstellung der Logik ist in Abbildung 4.4 zu sehen. Ein Zähler erzeugt den Koeffizientenindex für die aktuelle Zeile und bestimmt, ob Vorzeichen invertiert werden. Da für die direkte Berechnung des Zählerzustands der nächsten Zeile keine Lösung gefunden wurde, bereitet ein weiterer Zähler den Zählerzustand für die nächste Zeile vor. Der Zählerzustand besteht aus dem Invertierungsstatus der Vorzeichen, Zählrichtung und Zählerstand. Der vorbereitende Zähler besitzt dasselbe Verhalten wie der Koeffizientenindexzähler. Der Enable-Eingang dieses vorbereitenden Zählers wird durch einen dritten Zähler gesteuert. Dieser dritte Zähler wird bei Zeilenwechsel (und Reset) mit der Anzahl Stellen, um die die Zeilen phasenverschoben werden, geladen und zählt abwärts. Dadurch führt der vorbereitende Zähler nur die für die Phasenverschiebung nötige Anzahl an Zählschritten durch. Nach Ablauf der Zählschritte entspricht der interne Zustand des vorbereitenden Zählers dem korrekten Zählerzustand für den Beginn der nächsten Zeile. Da die Phasenverschiebung modulo der Zeilenlänge ist, ist die Erzeugung des nächsten Zustands auf jeden Fall vor dem Zeilenende abgeschlossen. Bei Zeilenwechsel übernimmt der Koeffizientenindexzähler den internen Zustand des vorbereitenden Zählers.

4.1.4 Realisierung von Spaltenmustern

Für Spaltenmuster gibt es, wie bei den Zeilenmustern, einfache und komplexe Varianten der Koeffizientenlogik.

Realisierung von einfachen Spaltenmustern

Einfache Spaltenmuster zeichnen sich dadurch aus, dass alle Spalten die gleiche Koeffizientenfolge besitzen. Sie werden analog zu den einfachen Zeilenmustern über ein Koeffizientenindex-ROM erzeugt. Einziger Unterschied ist, dass die Adressierung nicht über den Spaltenzähler, sondern über den Zeilenzähler erfolgt.

Realisierung von komplexen Spaltenmustern




Abbildung 4.5: Koeffizientenlogik für komplexe Spaltenmuster (vereinfacht)

Komplexe Spaltenmuster haben analog zu den komplexen Zeilenmustern eine Phasenverschiebung zwischen den Spalten. Die Koeffizientenfolge innerhalb der Spalten ist jedoch immer gleich.

Wie schon in der Sektion über komplexe Zeilenmuster beschrieben, wurde keine Lösung zur direkten Erzeugung des nächsten Zählerzustands gefunden. Beim komplexen Spaltenmuster muss die Berechnung der Phasenverschiebung bei jeder neuen Spalte und damit

jedem neuen Sample erfolgen, nicht nur beim Zeilenwechsel. Die Zählerlösung der Zeilenmuster kann daher hier nicht zum Einsatz kommen, weil nur ein bis maximal zwei Taktzyklen zur Verfügung stehen.

Für die folgenden Erklärungen ist es wichtig zwischen dem Musterindex und dem Koeffizientenindex zu unterscheiden. Der Koeffizientenindex indiziert die einzigartigen Koeffizienten, während der Musterindex die Position in der Koeffizientenfolge $\{0 \dots M - 1\}$ angibt. Die beiden Indizes ineinander zu übersetzen ist das Hauptproblem, verkompliziert durch die Vorzeicheninvertierungen. Bei der Zählerlösung ist diese Übersetzung nicht erforderlich, da die Zähler in Koeffizientenindizes zählen und auch die Invertierung der Vorzeichen richtig behandeln.

Dieses Problem wurde durch die Verwendung eines ROM in Kombination mit einem Modulo-Addierer gelöst (siehe Abb. 4.5). Um den Musterindex der nächsten Spalte zu berechnen, wird die Phasenverschiebung zum aktuellen Musterindex addiert, modulo der Zeilenlänge M . Die Übersetzung wird über ein ROM erledigt, welches den Musterindex in den Koeffizientenindex und die zugehörigen Vorzeichen übersetzt. Beim Zeilenwechsel wird der Musterindex auf den Zeilenzählerstand plus eins gesetzt. Da die erste Spalte als Referenz für die Koeffizientenfolge dient, sind die Musterindizes für die erste Spalte gleich der Zeilennummer.

Beispiel für komplexes Spaltenmuster 9x9 Punkt: (2, 4)

Realteil:									Imaginärteil:								
0	3	3	0	3	3	0	3	3	0	3	-3	0	3	-3	0	3	-3
1	4	2	1	4	2	1	4	2	1	4	-2	1	4	-2	1	4	-2
2	4	1	2	4	1	2	4	1	2	-4	-1	2	-4	-1	2	-4	-1
3	3	0	3	3	0	3	3	0	3	-3	0	3	-3	0	3	-3	0
4	2	1	4	2	1	4	2	1	4	-2	1	4	-2	1	4	-2	1
4	1	2	4	1	2	4	1	2	-4	-1	2	-4	-1	2	-4	-1	2
3	0	3	3	0	3	3	0	3	-3	0	3	-3	0	3	-3	0	3
2	1	4	2	1	4	2	1	4	-2	1	4	-2	1	4	-2	1	4
1	2	4	1	2	4	1	2	4	-1	2	-4	-1	2	-4	-1	2	-4

Die Koeffizienten wurden in Koeffizientenindizes $\{0 \dots 4\}$ übersetzt. Die Phasenverschiebung zwischen den Spalten beträgt 3. Farbig hinterlegt sind die Informationen, die im

Zeile	Spalte	Muster-Index	Koeffizienten-Index	Muster index + Offset Mod(M)
1	1	0	0	3
1	2	3	3	6
1	3	6	3	0
1	4	0	0	3
2	1	1	1	4
2	2	4	4	7
2	3	7	2	1
2	4	1	1	4

Tabelle 4.1: Beispiel 9x9 Koeffizientenindex: (2, 4)

ROM gespeichert werden, der Koeffizientenindex und die Vorzeichen von Real- und Imaginärteil. In Tabelle 4.1 wird der Ablauf der Berechnungen exemplarisch für die ersten vier Spalten der ersten beiden Zeilen gezeigt.

4.1.5 Zeilen- und Spaltenmuster




Abbildung 4.6: Verilog-Toplevelmodul (vereinfacht)

Dieser Mustertyp weist das größte Spektrum an Permutationen auf, was die Nachbildung erschwert. Um diese Arbeit innerhalb des Zeitrahmens abschließen zu können, musste auf eine detaillierte Nachbildung dieses Mustertyps verzichtet werden. Daher wurde ein ROM-basierter Ansatz entwickelt, wie in Abbildung 4.6 dargestellt. Dieser besteht aus einem Spalten-ROM, welcher die Koeffizientenindizes und Vorzeichen für jede auftretende einzigartige Zeile enthält. Die Adressierung erfolgt durch den Spaltenzähler und das Zeilen-ROM. Das Zeilen-ROM ordnet der Zeilennummer die entsprechende einzigartige Zeile im Spalten-ROM zu. Außerdem enthält es ein Bit, welches erlaubt die Vorzeichen einer Zeile zu invertieren. Da invertierte Zeilen häufig vorkommen, ist dies eine einfache

Optimierung, um die Anzahl der zu speichernden, einzigartigen Zeilen zu reduzieren.

4.2 Komplexer Multiplizierer

Der von Voronenko und Püschel [5] entwickelte Konstantenmultiplizierer-Generator kmult wird benutzt, um die Konstantenmultiplizierer für die benötigten Koeffizienten zu erzeugen. Detailinformationen dazu sind in Kapitel 5.3.4 der Arbeit zu finden. Die erzeugten Verilog-Module sind vollständig kombinatorisch und haben je einen Ein- und Ausgang für die Daten im Zweierkomplement Format sowie einen zweiten Eingang (control), welcher zwischen den realisierten Koeffizienten umschaltet.

Der Generator wurde so konfiguriert, dass die Konstantenbits der Anzahl der Nachkommabits entspricht (Constantbitwidth=Fractionbitwidth). Das bedeutet, die Faktoren bestehen nur aus Nachkommabits. In diesem Modus liefern die Konstantenmultiplizierer das Ergebnis im selben Zahlenformat, wie die Eingangsdaten und dementsprechend auch mit derselben Bitbreite. Dies ist möglich, weil der Betrag der Koeffizienten einer DFT immer im Bereich $[0 \dots 1]$ liegt. Die von kmult erzeugten Multiplizierer liefern auch für Konstanten von 1 richtige Ergebnisse, was normalerweise bei einem Faktor ohne Vorkommabits unmöglich ist, da nur Zahlen kleiner 1 darstellbar sind. Abweichend von anderen Arbeiten im ISAR Projekt, wird hier somit nicht mit S1Q10 Konstanten gearbeitet, sondern mit Konstanten im Q10 Format. Das Q-Format wird im Lehrbuch Digitaltechnik [4] Kap. 5.6 erklärt.

Für die parallele Variante des komplexen Multiplizierers (Abb. 4.7) werden jeweils zwei Konstantenmultiplizierer für die Real- und Imaginärteile der Koeffizienten benötigt, bei der sequenziellen Variante (Abb. 4.8) nur einer. Da die Konstantenmultiplizierer den größten Teil der Logikbedarfs eines Koeffizientenmoduls ausmachen, ergibt sich eine beinahe 50%-ige Reduktion der Logik bei Verwendung der sequenziellen Variante. Die Konstantenmultiplizierer führen nur reale Multiplikationen durch, daher muss die komplexe Multiplikation aus reellen Multiplikationen gebildet werden.

4.2.1 Ablauf der Multiplikation

Eine wichtige Optimierung liegt in der Verarbeitung der Koeffizientenvorzeichen. Denn anstatt die Vorzeichen des Samples über die Bildung des Zweierkomplements zu inver-

tieren, wurde hier eine Lösung gefunden, die Vorzeichenwechsel durch ein Umstellen der Formeln der komplexen Multiplikation zu erzielen. Die Koeffizientenvorzeichen werden dem Multiplizierer als separate Eingangssignale zugeführt. Für diese Funktionalität muss auch der Akkumulator mit einbezogen werden. Er muss so ausgelegt werden, dass er auch subtrahieren kann. Dies ermöglicht zusammen mit der Logik im Multiplizierer die externen Koeffizientenvorzeichen Eingänge. Für ein und zwei Takte pro Sample fällt die Multiplizierer-Logik unterschiedlich aus.

Parallele Multiplikation




Abbildung 4.7: Paralleler komplexer Multiplizierer (vereinfachte Darstellung)

Für die parallele Multiplizierer-Variante werden die folgenden Formeln implementiert:

$$Re = \begin{cases} a \cdot c + b \cdot d, & SR \oplus SI = 1 \\ a \cdot c - b \cdot d, & SR \oplus SI = 0 \end{cases} \quad (4.3)$$

$$Im = \begin{cases} a \cdot d - b \cdot c, & SR \oplus SI = 1 \\ a \cdot d + b \cdot c, & SR \oplus SI = 0 \end{cases}$$

(Sample: $a + ib$, Koeffizient $c + id$ Vorzeichen des Koeffizienten: SR, SI 1=negativ)
Das Multiplizierermodul signalisiert dem Akkumulator mithilfe der zwei „accuInvert“ Signale, wann addiert oder subtrahiert werden soll (0=Addition, 1=Subtraktion). Diese Signale werden bei negativem Vorzeichen des realen Koeffizienten gesetzt. Die Bitbreite des Ausgangs des Moduls ist um ein Bit breiter als die der Konstantenmultiplizierer, um die Bitbreitenerhöhung durch die Addierer/Subtrahierer am Ausgang zu berücksichtigen.

Sequenzielle Multiplikation




Abbildung 4.8: Sequenzieller komplexer Multiplizierer (vereinfachte Darstellung)

Für das sequenzielle Verfahren werden die vier Produkte der komplexen Multiplikation

in zwei Schritten dem Akkumulator zugeführt. Dies erfordert im Eingangs- und Ausgangspfad der Konstantenmultiplizierer je einen Multiplexer. Die Ausgangsbitbreite beim sequenziellen Verfahren entspricht der der Konstantenmultiplizierer. Hinzu kommt eine Logik, die die externen Vorzeichen-Eingänge verarbeitet. Diese ist bedeutend komplexer als beim Eintaktverfahren und liefert zwei Additions- und Subtraktionsausgänge. Die Abfolge bei allen möglichen Vorzeichenkombinationen ist in Tabelle 4.2 abzulesen.

Zyklus	Vz. Real.	Vz. Imag.	Real. Ausgang	Imag. Ausgang	Akku Real.	Akku Imag.
1	+	+	$a \cdot c$	$a \cdot d$	-	+
2	+	+	$b \cdot d$	$b \cdot c$	+	+
1	-	+	$a \cdot c$	$a \cdot d$	-	-
2	-	+	$b \cdot d$	$b \cdot c$	-	+
1	+	-	$a \cdot c$	$a \cdot d$	+	+
2	+	-	$b \cdot d$	$b \cdot c$	+	-
1	-	-	$a \cdot c$	$a \cdot d$	+	-
2	-	-	$b \cdot d$	$b \cdot c$	-	-

(Sample: $a + ib$, Koeffizient $c + id$)

Tabelle 4.2: Berechnungsschema für sequenzielle komplexe Multiplikation

4.2.2 Pipelining

Um den kritischen Pfad kurz zu halten, wurden am Eingang des Multiplizierermoduls Register vorgesehen. Die langen Addierer- und Multiplexerketten, aus denen die Multiplizierer aufgebaut sind, führen zu einem sehr langen kritischen Pfad, typischerweise der längste im gesamten Design. Die Verzögerung der Konstantenmultiplizierer steigt mit der Anzahl der realisierten Konstanten an. Dies bedeutet, dass **die maximale Taktfrequenz direkt von den Konstantenmultiplizierern bestimmt wird**. Deshalb wurden hinter den Konstantenmultiplizierern ein Satz Pipeline-Register eingefügt. Die externen Vorzeicheneingänge werden auf eine Verzögerungskette von zwei Registern gelegt, welche diese Signale in Phase mit dem Ausgang der Konstantenmultiplizierer halten.

4.3 Komplexer Akkumulator

Die beiden vom Multiplizierer gelieferten Produkte werden direkt in den Eingang des komplexen Akkumulators geleitet. Dieser besteht, wie in Abbildung 4.9 vereinfacht dargestellt, aus zwei Registern und zwei Addierer/Subtrahierern. Der Ausgang des Registers




Abbildung 4.9: Komplexer Akkumulator (vereinfachte Darstellung)

wird an einen der Eingänge des Addierer/Subtrahierers zurückgeführt. Der andere Eingang des Addierer/Subtrahierers ist der Eingang des Akkumulators. Es sind separate Addieren/Subtrahieren Eingänge für Real- und Imaginärteil vorgesehen. Diese direkt vom Multiplizierermodul angesteuerten Eingänge bestimmen das Verhalten des Akkumulators: 0 entspricht Addition, 1 Subtraktion. Dazu kommen Kontrollsignale für das Register: Ein Enable Eingang, welcher das Register aktiviert und ein Reset Eingang, der den Akkumulatorwert zurücksetzt. Die Eingangsbitbreite des komplexen Akkumulators entspricht beim sequenziellen Verfahren der Ausgangsbitbreite der Konstantenmultiplizierer. Bei der parallelen Variante ist sie ein Bit breiter, um die Bitbreitenerhöhung durch die Addition im Multiplizierer zu berücksichtigen. Falls die gewählte Bitbreite des Akkumulatorausgangs kleiner ist als die native Bitbreite des Akkumulators, wird automatisch eine Einheit synthetisiert, die den Ausgangswert korrekt auf den darstellbaren Wertebereich der Ausgangsbitbreite limitiert. Diese Begrenzung wird auch als Sättigung bezeichnet. Ohne diese Einheit würde der Ausgangswert bei Überschreitung der größten positiv darstellbaren Zahl zur maximal negativen Zahl umschlagen.

4.4 Verilog-Toplevelmodul

Das Verilog-Topmodul erzeugt alle Kontrollsignale, die die Koeffizientenmodule zum Betrieb benötigen. Dafür enthält es, wie in Abb. 4.10 zu sehen, einen Zustandsautomaten,




Abbildung 4.10: Koeffizientenlogik für komplexe Spaltenmuster (vereinfacht)

Zeilen- und Spaltenzähler und einen Multiplexer, der die Ausgänge der einzelnen Module anwählen kann.

Zeilen- und Spaltenzähler

Die Zeilen- und Spaltenzähler werden für eine Vielzahl von Zwecken genutzt. Sie werden von dem Zustandsautomaten genutzt, um das Ende der Berechnung feststellen zu können. Zudem werden die Zählerstände den Koeffizientenmodulen zugeführt. Diese Eingänge finden nicht in jedem Koeffizientenmodul Verwendung und in diesen Fällen wird die Optimierungsfunktion der Synthesewerkzeuge die nicht benötigten Verbindungen entfernen. Zudem wird der Spaltenzählerstand genutzt, um das „row-strobe“ Signal zu erzeugen. Dieses signalisiert „High“, wenn der Spaltenzähler die letzte Spalte erreicht. Für das sequenzielle Verfahren hat das Spaltenzählerregister einen Enable-Eingang, welcher an das „sample-strobe“ Signal gekoppelt ist, sodass nur jeden zweiten Taktzyklus gezählt wird.

Zustandsautomat

Der Zustandsautomat ist im „One-Hot“ Format kodiert und besitzt bei paralleler Multiplikation sechs und bei sequenzieller sieben Zustände. Der einzige Unterschied zwischen den beiden Varianten besteht in einem zusätzlichen Wartezustand für die sequenzielle Variante. Der Automat liefert drei Kontrollsignale an die Koeffizientenmodule und erhält das START-Signal und den Zeilenzähler als Eingänge. Die Zustandsfolge ist in den Zustandstabellen 4.3 und 4.4 abzulesen.

Zustand		Eingänge		Ausgänge		
aktuell	nächster	Start	rowCnt =Limit	Acc. en.	Coeff Cnt. en.	Mult. en.
idle	idle	0	X	0	0	0
idle	start 1	1	X	0	0	0
start 1	start 2	X	X	0	1	1
start 2	calc	X	X	0	1	1
calc	calc	X	0	1	1	1
calc	fin 1	X	1	1	1	1
fin 1	fin 2	X	X	1	0	1
fin 2	idle	X	X	1	0	0

Tabelle 4.3: Zustandstabelle für den parallelen Datenpfad

Zustand		Eingänge		Ausgänge		
aktuell	nächster	Start	rowCnt =Limit	Acc. en.	Coeff Cnt. en.	Mult. en.
idle	idle	0	X	0	0	0
idle	start 1	1	X	0	0	0
start 1	start 2	X	X	0	1	1
start 2	calc	X	X	0	1	1
calc	calc	X	0	1	1	1
calc	fin 1	X	1	1	1	1
fin 1	fin 2	X	X	1	0	1
fin 2	fin 3	X	X	1	0	1
fin 3	idle	X	X	1	0	0

Tabelle 4.4: Zustandstabelle für den sequenziellen Datenpfad

Eingang: „START“ startet die Berechnung, X=Don’t-Care

Eingang: „rowCnt=Limit“ hat der Zeilenzähler den Endstand erreicht, X=Don’t-Care

Ausgang: „Mult. en.“ aktiviert die Eingangsregister der Multiplizierermodule

Ausgang: „Coeff Cnt. en.“ aktiviert die Koeffizientenzähler in den Koeffizientenmodulen

Ausgang: „Acc. en.“ aktiviert den Akkumulator, „High“ addieren/subtrahieren, „low“ Akkumulatorstand halten

4.5 DFT-Modul (VHDL)




Abbildung 4.11: DFT-Modul (vereinfacht)

Das DFT-Modul ist in der Modulhierarchie der automatisch erzeugten Quellen das höchste, denn es steuert den Zugriff auf den Block-RAM und instanziert das Verilog-Toplevelmodul. Für den Nutzer ist dieses Modul der beste Ansatzpunkt, wenn die erzeugte Hardware an eine andere Umgebung angepasst werden soll.

Das DFT-Modul, wie in Abb. 4.11 dargestellt, besteht aus einem Zustandsautomaten, drei Zählern und den Multiplizierern zur Skalierung. Wichtigster Zähler ist der ladbare Adresszähler für die RAM Adressen. Ein weiterer Zähler wird von dem Zustandsautomaten für das Abwarten der Pipeline-Verzögerung vor dem Auslesen der Ergebnisse genutzt. Der dritte und letzte Zähler steuert den Ausgangsmultiplexer des Verilog-Toplevelmoduls an und ließt sequenziell die Ergebnisse ein. Der Ausgang des Multiplexers wird mit Registern entkoppelt, um den kombinatorischen Pfad kurz zu halten. Die Ausgänge der Register sind mit den skalierenden Festwertmultiplizieren verbunden. Auf die Multiplizierer folgen weitere Register zur Entkopplung und eine Sättigungseinheit, welche den

Ausgangswert auf den darstellbaren Bereich beschränkt. Real- und Imaginärteil werden nun zu einem 32-Bit Ausgangswort kombiniert, welches auf den Datenbus gelegt wird.

Wenn der MOD_SEL Eingang gleich der Modulnummer ist, wird das DFT-Modul aktiviert und übernimmt den Daten- und Adressbus. Die Modulnummer ist per generic konfigurierbar. Der Adresszähler wird mit der Startadresse geladen und einen Taktzyklus später wird das START-Signal gesetzt, welches die Berechnungen in den Koeffizientenmodulen startet. Einen Takt später wird der Adresszähler aktiviert. Die Adressen werden nun linear hochgezählt, bis die Endadresse erreicht ist. Während auf den Ablauf des Verzögerungszählers gewartet wird, wird die Schreibadresse in den Adresszähler geladen. Ist der Verzögerungszähler abgelaufen, startet der Zähler, der den Multiplexer im Verilog-Toplevelmodul kontrolliert. Dadurch werden nun sequenziell die Ausgänge aller Koeffizientenmodule angewählt. Nach weiteren zwei Taktzyklen wird das Write-Enable-Signal gesetzt, denn jetzt liegt das erste skalierte Ergebnis am Ausgang des DFT-Moduls vor. Außerdem beginnt der Adresszählers die Schreibadressen hochzuzählen. Ist die letzte Schreibadresse erreicht, werden der Write-Enable und alle Zähler deaktiviert. Außerdem wird der RDY-Ausgang gesetzt.

4.6 Numerische Auslegung

Eine Vielzahl der in der Architektur vorhandenen Bitbreiten sind konfigurierbar. Das Skript brute2snr.m hilft bei der Dimensionierung, indem es Überläufe identifiziert und Voraussagen über die zu erwartende Genauigkeit liefert. Es wurden die folgenden Standardwerte festgelegt, welche auch für die Erzeugung der Testwerte in Kapitel 6 genutzt wurden.

- Eingangsbitbreite: 12 Bit
- Akkumulatorbitbreite: 21 Bit
- Ausgangsbitbreite: 12 Bit
- Skalierungsfaktor: $\frac{1}{M \cdot M}$
- Skalierungsmultiplizierer-Nachkommabits: 16 Bit
- Koeffizienten-Nachkommabits: 7 Bit

4.6.1 Eingangsbitbreite

Die Eingangsbitbreite ist frei konfigurierbar, das Design wird darauf automatisch angepasst. Es wird von vorzeichenbehafteten Eingangsdaten im Zweierkomplement ausgegangen.

4.6.2 Akkumulatorbitbreite

Die Akkumulatorbitbreite muss so ausgelegt werden, dass ein Überlauf sicher ausgeschlossen werden kann. Die nötige Bitbreite ist direkt berechenbar, wie in Formel 4.4 beschrieben. Es wurden zwei Optionen getestet, um das Problem eines Akkumulatorüberlaufs zu vermeiden, eine Erhöhung der Bitzahl oder eine Begrenzung des Wertebereichs. Die Erhöhung der Akkumulatorbitbreite verbrauchte weniger Logikressourcen als eine Begrenzungseinheit und wurde deshalb für die Implementierung ausgewählt.

$$\text{Akkumulatorbitbreite} = \lceil \log_2(2^{(k-1)} \cdot 2 \cdot M^2) \rceil + 1 \quad (4.4)$$

k = Eingangsbitbreite

In dieser Formel zur Errechnung der benötigten Akkumulatorbitbreite wird zunächst der höchste, mit einer gegebenen Eingangsbitbreite erreichbare, Akkumulatorwert berechnet. Dazu wird der höchste darstellbare Samplewert mit zwei multipliziert, da dies dem maximalen Ergebnis der komplexen Multiplikation vor dem Akkumulator entspricht. Dann wird dieser Wert mit der Anzahl der Eingangssamples multipliziert. Dies ist nun der Höchstwert des Akkumulators, von diesem wird dann der Logarithmus-Dualis berechnet, dessen Ergebnis aufgerundet wird. Nun ist die Mindestanzahl von Bits, die für den Akkumulator benötigt werden, bekannt und es muss dann noch ein Bit für das Vorzeichen dazugerechnet werden.

Dieser Worst Case entspricht einer perfekt auf die Ortsfrequenz des Ausgangspunktes eingestellte, Anregung mit Fullscale-Aussteuerung am Eingang. Wenn es möglich ist, gesicherte Annahmen über die Eingangssignale zu treffen, lässt sich gegenüber diesem Worst Case möglicherweise Bitbreite einsparen.

4.6.3 Ausgangsskalierung

Bei der Wahl des Skalierungsfaktors muss die Ausgangsbitbreite bedacht werden, denn die Ausgangswerte nach Skalierung müssen in die Ausgangsbitbreite passen, um Fehler durch Überläufe zu vermeiden. Für diesen Fall wurde im Design eine Begrenzungseinheit nach dem Multiplizierer vorgesehen, welche die Ausgangswerte auf den darstellbaren Wertebereich begrenzt. Unterstützt werden Skalierungsfaktoren von $[0 \dots 1]$. Wenn die Eingangsbitbreite der Ausgangsbitbreite entspricht, ist der maximale Skalierungsfaktor $1/M^2$. Allgemein gilt: der maximal mögliche Akkumulatorwert, multipliziert mit dem Skalierungsfaktor, ergibt den maximalen Ausgangswert. Der Skalierungsfaktor limitiert den erreichbaren Signal-to-quantization-noise ratio (SQNR) am Ausgang.

4.6.4 Genauigkeit & SQNR

Die Auslegung erfolgt in zwei Schritten. Zunächst wird der maximal erreichbare Ausgangs-SQNR bestimmt. Mithilfe dieses Wertes wird dann die nötige Anzahl Nachkommabits für die Koeffizienten festgelegt.

Der maximal mögliche Ausgangs-SQNR lässt sich mit `brute2snr.m` bestimmen. Dazu muss der im Akkumulator erreichte SQNR deutlich höher als der Ausgangs-SQNR sein. Dafür wird in der Simulation eine ausreichend hohe Anzahl Nachkommabits für die Koeffizienten festgelegt. Dann werden die Nachkommabits für den skalierenden Multiplizierer so lange erhöht, bis der Ausgangs-SQNR nicht mehr signifikant ansteigt. Der nun erreichte SQNR entspricht der maximal erreichbaren Genauigkeit für die gewählte Ausgangsbitbreite und den daraus resultierenden Skalierungsfaktor.

Ermittlung nötiger Nachkommabits für die Skalierung

Der Hardwarebedarf für den skalierenden Multiplizierer ist im Vergleich zu den Koeffizientenmultiplizierern relativ klein. Daher sollte Anzahl der Nachkommabits so gewählt werden, dass der erreichte SQNR nicht deutlich verschlechtert wird. Für den Standardwert wurden deshalb 16 Nachkommabits gewählt.

Ermittlung nötiger Nachkommabits für die Koeffizienten

Die Anzahl der Koeffizienten-Nachkommabits bestimmt den auf Akkumulatorebene erreichbaren SQNR. Die Erhöhung der Multiplizierer-Nachkommabits hat erhebliche Auswirkungen auf den Logikbedarf, da die Konstantenmultiplizierer den Großteil des Logikbedarfs ausmachen. Die Anzahl der Nachkommabits für die Koeffizienten sollte daher so gewählt werden, dass der SQNR auf Akkumulatorebene knapp oberhalb der maximal erreichbaren Ausgangs-SQNR liegt. Denn ein höherer SQNR auf Akkumulatorebene hat keinen Nutzen, wenn dieser nicht am Ausgang nutzbar ist. Für die Standardwerte wurden daher sieben Nachkommabits gewählt.

4.7 Änderungen am Testsystem

Es wurden Änderungen am Testsystem vorgenommen, um Simulation und Synthese zu vereinfachen und vorhandene Fehlerquellen zu beseitigen.

4.7.1 BRAM-Modul

Der BRAM war in einer für die FPGA-Synthesewerkzeuge inkompatibler Weise beschrieben, was korrigiert wurde. Dabei wurde der nicht genutzte Read-Enable entfernt und eine symbolische Verzögerungszeit für den Ausgang eingefügt. Die Synthesewerkzeuge ignorieren die Verzögerungszeiten und führen daher nicht zu Änderungen an der Logik. Symbolische Verzögerungen reduzieren zwar die Simulationsgeschwindigkeit, erleichtern aber die Entwicklung enorm, da Ursache und Wirkung bei der funktionalen Simulation leichter auseinander gehalten werden können. Außerdem verhindern sie Probleme durch den Gated-Clock. Der BRAM erhält den Takt direkt, während die Module mit einem Gated-Clock versorgt werden. Eventbasierte Simulatoren erzeugen ein neues Clock-Event, wenn das Taktsignal durch das Gate neu zugewiesen wird. Diese Zuweisung erfolgt einen Simulationsschritt nach der Taktflanke des Non-Gated-Clock. Dadurch reagieren die Module einen Taktzyklus zu früh auf eine Änderung der BRAM-Ausgangsdaten.

4.7.2 Dummy-Signalverarbeitungsmodul

Es wurde ein Dummy-Signalverarbeitungsmodul geschrieben, was die freien Modul-Slots im Toplevel des Testsystems einnehmen kann, um Fehler durch fehlende Module zu vermeiden. Die „module_control“ Logik aktiviert ohne Modifikation alle vier Modul-Slots sequenziell hintereinander. Das führt zu undefinierten Signalen auf den Bussen, wenn ein Slot angewählt wird, welcher nicht mit einem Modul besetzt ist. Zudem werden Fehler beim hinzufügen weiterer Module verhindert, da nur die Instanziierung und nicht auch die „module_control“ Logik geändert werden muss. Das Dummy-Signalverarbeitungsmodul ist mit einem generic zur Konfiguration der MOD_NR ausgestattet. Es übernimmt, wenn MOD_SEL der MOD_NR entspricht, die Kontrolle über den Adress- und Datenbus und setzt diese auf „low“ und das RDY-Signal auf „High“.

4.7.3 Interne Tristate-Busse

Interne Tristate-Busse sind ein Designaspekt, der nicht geändert wurde, aber auf den trotzdem eingegangen werden sollte. Das Testsystem verwendet für die Ausgänge der Signalverarbeitungsmodule, den Adressbus und das RDY-Signal interne Tristate-Busse. Da Tristate-Bustreiber für interne Signale in modernen FPGAs nicht vorhanden sind, werden sie durch das Synthesewerkzeug durch Multiplexer ersetzt. Dies führt zu deutlichen Unterschieden in der realisierten Logik, zwischen den für Funktionstests genutzten FPGAs und der ASIC Implementierung.

Das größte Problem liegt jedoch in der Arbitrierung.

Das MOD_SEL Signal überträgt das aktuell aktive Modul als Binärzahl. Dieses Signal wird in den Modulen auf einen Decoder gelegt, der direkt auf die Bustreiber wirkt. Das bedeutet, dass Glitches in einem der Decoder oder Timing-Unterschiede zwischen diesen Decodern zu Kurzschlüssen auf dem Daten- oder Adressbus führen werden. In einen ASIC könnte dies im schlimmsten Fall die internen Bustreiber zerstören oder im besten Fall zu undefiniertem Verhalten führen. Wenn die Tristate-Busse beibehalten werden sollen, muss eine zentrale Bus-Arbitrierung im Kontrollmodul erfolgen, um Kurzschlüsse auszuschließen. Die bevorzugte Lösung wären jedoch Multiplexer-basierte Bussysteme.

4.7.4 Register Initialwerte

In einigen Modulen des Testsystems waren Register mit einem Initialwert beschrieben. Dies ist auf FPGAs möglich, auf einem ASIC jedoch nicht. Initialwerte sind problematisch, weil sie fehlende Resets in der Simulation maskieren können. Oberstes Ziel eines Testsystems für eine ASIC-Implementierung sollte die Minimierung von Unterschieden in Verhalten und Logik sein. Die Initialwerte wurden daher entfernt.

4.7.5 Zweiflankenlogik

Das Testsystem verwendet für die Adressierung des Speichers eine Zweiflankenlogik. Der BRAM reagiert auf die steigende Flanke, während die Adresszähler auf die fallende Flanke reagieren. Alle Logikelemente der im Projekt verwendeten Standardzellen-Bibliothek reagieren aber nur auf die steigende Flanke. Das bedeutet, dass für die von der fallenden Flanke gesteuerte Elemente ein separater Taktbaum oder Inverter eingefügt werden muss. Als Grund für die Verwendung von Zweiflankenlogik wurde die Latenz von einem Taktzyklus, bis das Ergebnis vorliegt, angegeben. Diese Latenz muss jedoch nur für den ersten Zugriff abgewartet werden, weitere Zugriffe, wie z.B. durch einen linearen Adresszähler, erfordern keine weiteren Wartezeiten. Der Latenzvorteil der Zweiflankenlösung ist für lineare oder vorhersehbare Speicherzugriffsmuster nutzlos. Zweiflankenlogik hat den Nachteil, dass zwei Taktbäume synthetisiert werden müssen, was den Flächenbedarf für das Signalrouting erhöht. Außerdem halbiert eine Zweiflankenlogik effektiv die maximal erzielbare Taktfrequenz für ein Design. Alle in dieser Arbeit implementierte Logik reagiert ausschließlich auf die steigende Flanke.

5 brute2dft Framework zur Hardwareerzeugung

Um dem Projekt eine Lösung für die noch nicht exakt bekannten Anforderungen zu liefern, wurde eine Reihe von Matlab-Skripten erstellt. Diese generieren anhand der Benutzervorgaben automatisch eine funktionierende Hardwarearchitektur.

5.1 Überblick über die Software

Das brute2dft Framework erfordert vom Nutzer bestimmte Eingangsparameter, anhand derer die Hardwarebeschreibungen für 2D-DFT Module erzeugt werden.

Benötigte Eingangsparameter:

- Liste der zu erzeugenden Ausgangspunkte
- Transformationsgröße
- Bitbreite der Ein- und Ausgangsdaten
- Akkumulatorbitbreite
- Anzahl der Nachkommabits für die Koeffizientenmultiplizierer
- Paralleles oder sequenzielles Multiplikationsverfahren
- Ausgangs-Skalierungsfaktor
- Anzahl Nachkommabits für den Ausgangsmultiplizierer
- Auswahl der zu erzeugenden Ausgangsdateien




Abbildung 5.1: Ausführungsreihenfolge und erzeugte Dateien

Der Prozess zur Hardwareerzeugung startet, wie in Abbildung 5.1 zu sehen ist, mit der Hauptdatei **brute2dft**. Dieses Skript errechnet die Koeffizienten für die spezifizierte Transformationsgröße und startet alle weiteren Skripte. In brute2dft.m werden alle Parameter definiert. Sollen Parameter geändert werden, kann dies entweder in dieser Datei geschehen oder die Parametervariablen können vorher im Workspace definiert werden.

Das erste von brute2dft gestartete Skript ist **genDftModule**. Es erzeugt die Koeffizientenmodule und liefert den Koeffizientenmustertyp als Returnwert. GenDftModule startet nach Identifikation des Koeffizientenmusters das externe Programm kmult, welches die Konstantenmultiplizierer für das Koeffizientenmodul erzeugt.

Als nächstes wird **genDftModuleToplevel** gestartet. Dieses Skript erzeugt das Verilog-Toplevelmodul. Wenn nur ein oder gar kein Ausgangspunkt spezifiziert wurden, wird für jedes Koeffizientenmodul ein Toplevelmodul erzeugt. Die erzeugte Datei trägt die Transformationsgröße und einen spezifischen Ausgangspunkt im Dateinamen und instanziert nur dieses individuelle Koeffizientenmodul. Dieser Modus wird bei der vollständigen Verifikation verwendet, um die Koeffizientenmodule einzeln testen zu können. Wenn es mehr als einen Ausgangspunkt gibt, wird für alle Koeffizientenmodule ein gemeinsames Toplevelmodul erzeugt, welches die Transformationsgröße MxM im Dateinamen trägt.

Dann wird **genDftModuleTestbench** gestartet. Dieses Skript erzeugt eine Testbench, mit der das Verilog-Toplevelmodul getestet werden kann. Es erzeugt eine zufällige Eingangsmatrix, deren Werte als Eingangssignale in die Testbench übertragen werden. Gleichzeitig wird diese Matrix einer simulierten Festkomma-2D-DFT unterzogen, deren Ergebnis einen exakten Vergleichswert für die automatische Überprüfung der Ergebnisse in der Testbench liefert. Zudem gibt das Testbench-Skript das Ergebnis einer Gleitkomma-2D-DFT von derselben Eingangsmatrix zum Vergleich aus.

Nach Erzeugung der Verilog-Testbench wird das **genVhdlDftModule** Skript gestartet, welches das mit dem Testsystem kompatible DFT-Modul erzeugt. Dabei wird wieder das kmult Programm genutzt, um den Konstantenmultiplizierer für die Skalierung des Ausgangs zu erzeugen.

Als letztes Skript startet das **genVhdlTestbench** Skript welches eine Testbench für das Toplevel des Testsystems erzeugt. Es funktioniert ähnlich wie das Skript, welches die Verilog-Toplevelmodul-Testbench erzeugt. Unterschiede sind die Ausgabe im VHDL Format, und dass die Skalierung des Ergebnisses mit in Betracht gezogen wird.

5.2 brute2dft.m

Diese Datei ist das Hauptskript und damit der Einstiegspunkt für den Rest des Hardwareerzeugungsframeworks. Die Skriptdatei enthält die vom Nutzer definierbaren Parametervariablen.

5.2.1 Parametervariablen

- nPoints - Matrixgröße, in dieser Arbeit auch M genannt (Default=15)
- outputDftTerm - Vektor von Ausgangspunkten [1 1; 1 2; 1 3 ...] oder leerer Vektor
- inputBitwidth - Eingangsbitbreite (Default=12)
- outputBitwidth - Ausgangsbitbreite des DFT-Moduls nach Skalierung (Default=12)
- coefFracBitwidth - Anzahl der Nachkommabits für die DFT-Koeffizienten (Default=7)
- accumulatorBitwidth - Bitbreite des Akkumulators
(Default=nextpow2($2^{(\text{inputBitwidth}-1)*2*nPoints^2}+1$))
- twoCycle - Bestimmt, ob sequenzielles Multiplikationsverfahren verwendet wird
(Default=true)
- outputDividerFactor - Skalierungsfaktor des Ergebnisses (Default= 1/nPoints²)
- outputDividerFracBitwidth - Anzahl Nachkommabits für den skalierenden Multiplizierer (Default=16)
- generateFile - Bestimmt, welche Ausgangsdateien erzeugt werden:
 - generateFile(1) - Koeffizientenmodul(e) (coefficient_MxM_Y_X.v)
 - generateFile(2) - Festwertmultiplizierer für Koeffizienten
(constMul_RMxM_Y_X.v, constMul_IMxM_Y_X.v)
 - generateFile(3) - kmult zur Erzeugung der Konstantenmultiplizierer verwenden
 - generateFile(4) - Verilog Toplevel Testbench
(tb_coefficient_MxM_X_Y_2cy_toplevel.v | tb_coefficient_MxM_2cy_toplevel.v)

- generateFile(5) - Verilog Toplevel
(coefficient_MxM_Y_X_toplevel.v | coefficient_MxM_toplevel.v)
- generateFile(6) - DFT-Modul (dft_module_MxM.vhd)
- generateFile(7) - Festwertmultiplizierer für Skalierung
(outputMul_Z.v, Z = Festkomma Skalierungsfaktor)
- generateFile(8) - Testbench für Testsystem Toplevel (tb_toplevel_MxM.vhd)

outputDftTerm Variable

Diese Variable enthält die Liste der zu erzeugenden Ausgangspunkte. Wenn die Variable leer ist, wird der Massentestmodus aktiviert. Dieser startet den Skriptablauf für alle Punkte einer Matrixgröße. In diesem Modus werden nur die genDftModule, genDftModuleToplevel und genDftModuleTestbench Skripte gestartet. Da dieser Modus für Massentests der Koeffizientenmodule vorgesehen ist, macht hier die Erzeugung der VHDL-Infrastruktur wenig Sinn, weshalb die entsprechenden Skripte nicht gestartet werden. Außerdem wird in diesem Modus die resultMatrix Variable mit den erkannten Musterotypen aller Punkte erzeugt.

generateFile Variable

Diese Variable bestimmt, welche Ausgangsdateien erzeugt werden. Für jede Ausgangsdatei existiert ein Index in diesem Logical-Vektor, „True“ bedeutet, dass die betreffende Datei erzeugt wird. Auch ohne „True“ Signal werden die für eine Ausgangsdatei verantwortlichen Skripte dennoch gestartet, da deren Output trotzdem hilfreich sein kann. Zum Beispiel simulieren die Testbencherzeugenden Skripte auch bei deaktivierter HDL-Erzeugung einen 2D-DFT-Durchlauf.

5.2.2 Skript Ablauf

Nach dem Start prüft brute2dft, ob die Parameter mit dem Framework kompatibel sind. Dies umfasst eine Mindestgröße von 3x3 und einen Skalierungsfaktor größer 0 und kleiner

oder gleich 1. Nach der Überprüfung der Parameter werden mit Formel 5.1 alle Transformationskoeffizienten berechnet und in einem 4D-Array gespeichert.

$$\text{Koeffizient}(y, x, m, n) = e^{\frac{-i \cdot 2\pi \cdot (ym+xn)}{M}} \quad (5.1)$$

y, x - Indizes des Ausgangspunkts, *m, n* - Sample Indizes

Nachdem die Koeffizienten erzeugt wurden, wird nun über den Vektor der Ausgangspunkte iteriert und für jeden angegebenen Punkt einmal genDftModule gestartet. Nach der Erzeugung aller Koeffizientenmodule wird genDftModuleToplevel gestartet, das ein Verilog-Toplevelmodul generiert, welches alle erzeugten Koeffizientenmodule instanziert. Danach werden die Skripte gestartet, die das DFT-Modul, die Testbench für das Testsystem Toplevel sowie die Verilog-Toplevelmodul Testbench erzeugen.

5.2.3 Workspace Interaktion

Brute2dft löscht beim Start nicht den Workspace. Dazu kommt, dass wenn eine Parametervariable schon existiert, diese nicht überschrieben wird. Dies ist nützlich, um brute2dft ohne Parameterübergabe vom Workspace aus aufrufen zu können. Es erfordert jedoch Aufmerksamkeit vom Nutzer, wenn dieser Änderungen an den Parametern im Skript durchführt. Es muss dann entweder der Workspace gelöscht oder die im Workspace vorhandenen Variablen bearbeitet oder gelöscht werden. Im Workspace verbleiben nach Ausführen des Skripts alle Parametervariablen und das 4D-Array von Koeffizienten. Falls im Massentestmodus ausgeführt, verbleibt außerdem die resultMatrix Variable, welche die identifizierten Koeffizientenmuster-Codes enthält.

5.3 genDftModule.m

Dieses Skript erzeugt nach Analyse des Koeffizientenmusters ein Koeffizientenmodul und die dafür benötigten Festwertmultiplizierer.

5.3.1 Parameter

- nPoints - Transformationsgröße

- outputDftTerm - Ausgangspunkt in Form eines Zeilenvektors z.B. [3 5]
- inputBitwidth - Eingangsbitbreite
- coefFracBitwidth - Anzahl der Nachkommabits für die DFT-Koeffizienten
- accumulatorBitwidth - Bitbreite des Akkumulators
- twoCycle - Bestimmt, ob sequenzielles Multiplikationsverfahren verwendet wird
- generateFile - Bestimmt, ob eine Ausgangsdatei geschrieben wird

5.3.2 Musteranalyse

Erster Schritt ist die Extraktion der Koeffizientenmatrix aus dem 4D-Array. Dazu wird der outputDftTerm als Index in das 4D-Array von Koeffizienten genutzt. Die Koeffizienten werden gerundet, um Probleme bei der Mustererkennung durch minimale Unterschiede zwischen den Koeffizienten zu vermeiden. Gerundet wird auf zwei dezimale Nachkommastellen mehr, als die Anzahl Nachkommabits zulässt. Die Auflösung in dezimalen Nachkommastellen lässt sich durch Multiplikation von $\log(2)$ mit der Anzahl von Nachkommabits erhalten.

Nach dem Runden beginnt die eigentliche Mustererkennung. Die Erkennung funktioniert per Ausschlussprinzip, es wird nacheinander auf alle bekannten Koeffizientenmusterarten getestet. Wurde der Mustertyp erfolgreich erkannt, wird der Rest der Analyse übersprungen. Dies wird ausgenutzt um Code einzusparen. Die Erkennung der einfachen Mustervarianten wird vor der Erkennung der komplexen Varianten ausgeführt. So muss in der Erkennung des komplexen Typs kein Ausschluss für die einfache Variante eingebaut werden.

Erkennungsschritt 1: Triviale Muster

Als erstes wird nach Triviale Mustern gesucht. Dazu wird geprüft, ob die Koeffizientenmatrix mehr als einen betragsmäßig unterschiedlichen Koeffizienten aufweist. Wenn ja, wird abgebrochen und nach anderen Mustern gesucht. Wenn nein, ist von einem Triviale Muster auszugehen. Dann werden die Vorzeichen des ersten Koeffizienten der zweiten Zeile und die Koeffizienten des zweiten Samples der ersten Zeile geprüft, um festzustellen, ob Vorzeichenwechsel stattfinden. Dies geschieht separat für Real- und Imaginärteil. Am Ende

der Erkennung wird der erste Koeffizient als Eingangswert für den Konstantenmultiplizierergenerator extrahiert.

Erkennungsschritt 2: Einfache Spaltenmuster

Weiter geht es mit der Suche nach einfachen Spaltenmustern. Hier wird nun geprüft, ob jede Zeile betragsmäßig nur einen Koeffizienten aufweist. Wenn nein, wird abgebrochen und nach anderen Mustertypen gesucht. Wenn ja, wird geprüft, ob Vorzeichenwechsel innerhalb der Zeilen vorkommen, um Spaltenmuster mit Vorzeichenwechsel erkennen zu können. Als nächstes wird die Anzahl Koeffizienten festgestellt, indem die betragsmäßig einzigartigen Koeffizienten der ersten Spalte gezählt werden. Die Liste dieser Koeffizienten wird als Eingangswert für den Konstantenmultiplizierergenerator gespeichert.

Erkennungsschritt 3: Einfache Zeilenmuster

Nun geht es mit der Suche nach einfachen Zeilenmustern weiter. Die Erkennung funktioniert wie bei einfachen Spaltenmustern mit dem Unterschied, dass hier geprüft wird, ob jede Spalte nur einen Koeffizienten aufweist.

Erkennungsschritt 4: Komplexe Zeilenmuster

Nach den einfachen Mustertypen wird nach komplexen Zeilenmustern gesucht. Dabei wird geprüft, ob alle Zeilen denselben Satz Koeffizienten enthalten. Ein einfacher Vergleich der Zeilen ist aufgrund der Phasenverschiebung nicht möglich. Sind in allen Zeilen die gleichen Koeffizienten vorhanden, liegt ein komplexes Zeilenmuster vor. Dann wird die Koeffizientenfolge analysiert. Dabei wird das Verhalten an den Extrempunkten der Koeffizientenfolge auf Vorzeichenwechsel und Haltepunkte untersucht. Die Analyseergebnisse werden später für die Synthese der Zähler verwendet. Ebenfalls erfasst wird der Offset bzw. die Phasenverschiebung zwischen den Zeilen. Danach wird die Liste der betragsmäßig einzigartigen Koeffizienten der ersten Zeile als Eingangswert für den Konstantenmultiplizierergenerator gespeichert.

Erkennungsschritt 5: Komplexe Spaltenmuster

Das nächste Muster ist das komplexe Spaltenmuster. Die Analyse verläuft analog zu der komplexen Zeilenmuster, nur dass hier geprüft wird, ob alle Spalten den gleichen Koeffizientensatz beinhalten. Für die komplexen Spaltenmuster wird die Koeffizientenfolge nicht analysiert, da dies nur für die Zählersynthese erforderlich ist, welche für dieses Muster nicht zum Einsatz kommt. Allerdings wird die Phasenverschiebung zwischen den Spalten erfasst. Danach wird die Liste der betragsmäßig einzigartigen Koeffizienten der ersten Spalte als Eingangswert für den Konstantenmultiplizierergenerator gespeichert.

Erkennungsschritt 6: Zeilen- und Spaltenmuster

Der letzter Erkennungsschritt entspricht einem Catch-All-Fall, denn es gibt keine Kriterien für diesen Mustertyp. Dieser Erkennungsschritt ist in der Lage, jede Art von Muster nachzubilden. Die Koeffizientenmatrix wird auf mehrfach auftretende Zeilen analysiert und auf solche Zeilen, die mit invertiertem Vorzeichen auftreten. So entsteht eine Liste der einzigartigen Zeilen. Die betragsmäßig einzigartigen Koeffizienten dieser Zeilen werden für die Verwendung durch den Konstantenmultiplizierergenerator in einer Liste gespeichert. Außerdem werden die Koeffizientenindizes nach Zeilen gruppiert und für die ROM-Erzeugung in einer separaten Liste gespeichert. Damit ist die Koeffizientenmusteranalyse abgeschlossen.

5.3.3 Koeffizientenmodulerzeugung

Nach der Koeffizientenmusteranalyse erfolgt die Modulerzeugung. Ausgeführt wird dieser Teil nur, wenn das entsprechende Bit in generateFile gesetzt ist.

Viele Teile der Codererzeugung sind für alle Mustertypen gleich und werden in dieser Sektion beschrieben. Die erzeugten Module erhalten einen deskriptiven Dateinamen, um das Überschreiben anderer Ausgangsdateien zu verhindern. Der Dateiname des Moduls beginnt immer mit “coefficient_“, gefolgt von der Transformationsgröße. Auf die Transformationsgröße folgen die Indizes des Ausgangspunkts, den das Modul berechnet.

An den Anfang der Ausgangsdatei wird stets ein Kommentarblock geschrieben, der das Erzeugungsdatum, die Transformationsgröße und den Ausgangspunkt beinhaltet. Diesem Abschnitt folgt dann direkt die Definition des Koeffizientenmoduls mit seinen Ein- und Ausgängen. Danach folgen einige Konfigurationsparameter wie Bitbreiten und Limits für

die Zähler und je nach Mustertyp können hier noch zusätzliche Parameter dazukommen. Nach den Parametern folgen die im Koeffizientenmodul benötigten Wire- und Register-Deklarationen, die für alle Mustertypen benötigt werden. Danach folgen die Deklarationen, die nur für das jeweilige Muster benötigt werden. Darauf folgt die Instanziierung des Akkumulators und des Multiplizierermoduls, was für alle Mustertypen gleichermaßen erforderlich ist. Für das Akkumulatormodul wird immer dasselbe Modul instanziert, während das Multiplizierermodul für jedes Koeffizientenmodul individuell erzeugt wird. Das Multiplizierermodul muss für jedes Koeffizientenmodul unterschiedlich sein, da es die modulspezifischen Konstantenmultiplizierer instanziert. Die eigentliche Multipliziererlogik wird dadurch nicht verändert. Für die Multipliziererlogik existieren zwei verschiedene Varianten, eine zur parallelen und eine zur sequenziellen Multiplikation. Das individuelle Multiplizierermodul wird als separates Verilog-Modul ans Ende der Ausgangsdatei geschrieben. Den Instanziierungen folgt die ebenfalls in jedem Modul vorhandene Reset-Logik und im Falle der sequenziellen Multiplikation die sample_strobe Logik. Danach folgt die Modullogik, die je nach Muster unterschiedlich ausfällt.

Modullogikerzeugung für Zeilenmuster

Die Logikerzeugung für Zeilenmuster ist in einfache und komplexe Muster unterteilt. Für die einfachen Muster wird lediglich ein ROM erzeugt, das der aktuellen Spalte einen Koeffizientenindex und die Vorzeichen zuordnet. Diese ROMs werden durch eine einfache Schleife erzeugt, welche die in der Analyse isolierten Koeffizientenindizes und Vorzeichen sequenziell in die Ausgangsdatei schreibt. Falls beim Muster Vorzeichenwechsel vorkommen, wird zusätzlich noch die Logik zur Invertierung der Vorzeichenbits bei Zeilenwechsel eingefügt. Für die komplexen Muster wird das Ergebnis der Analyse der Koeffizientenfolge genutzt, um die nötigen Zähler zu erzeugen. Dabei wird das Verhalten an den Extrempunkten, wie in der Analyse erkannt, nachgebildet. Dazu kommt ein Vorzeichen-ROM, welches den Koeffizientenindexzählerstand in Koeffizientenvorzeichen umsetzt.

Modullogikerzeugung für Spaltenmuster

Die Logikerzeugung für Spaltenmuster ist ebenfalls in einfache und komplexe Muster unterteilt. Für die einfachen Muster wird lediglich ein ROM erzeugt, das der aktuellen Zeile einen Koeffizientenindex und die Vorzeichen zuordnet. Falls sich beim einfachen Muster die Vorzeichen bei Spaltenwechsel umkehren, wird dafür die benötigte Logik eingefügt.

Für die komplexen Spaltenmuster wird die Modulo-Addiererlogik zur Berechnung des nächsten Musterindex eingefügt. Dabei wird die im Analyseschritt erkannte Phasenverschiebung als Parameter im Modul definiert. Das dazugehörige ROM funktioniert im Prinzip wie beim einfachen Spaltenmuster und wird ebenso erzeugt. Jedoch wird nun nicht der Spaltenzähler zur Adressierung verwendet, sondern das Ergebnis des Modulo-Addierers. Als Ausgang liefert das ROM den Koeffizientenindex und die Vorzeichen der Koeffizienten.

Modullogikerzeugung für Triviale Muster

Die Erzeugung der Modullogik für Triviale Muster ist die Einfachste, denn es wird lediglich eine feste Zuweisung von Koeffizientenindex und Vorzeichen in die Ausgangsdatei geschrieben. Für die möglichen Permutationen mit Vorzeichenwechseln wird die einfache Zuweisung der Vorzeichen durch eine Invertierungslogik erweitert. Die Invertierungslogik wird fallspezifisch erzeugt in Abhängigkeit davon, wo die Vorzeichenwechsel auftreten (bei Zeilenwechsel, bei Spaltenwechsel oder beidem). Diese Logik wird separat für Real- und Imaginärteil erzeugt.

Modullogikerzeugung für Zeilen- und Spaltenmuster

Für die Zeilen- und Spaltenmuster werden im Unterschied zu anderen Mustertypen zwei ROMs benötigt. Aus der Analyse sind die Anzahl und Indizes der einzigartigen Zeilen bekannt und ob diese mit invertierten Vorzeichen auftreten. Diese Informationen werden im ersten ROM gespeichert. Es wird vom Zeilenzähler adressiert und liefert einen Zeilenindex und einen Invertierungsstatus als Ausgang. Außerdem liefert die Analyse eine Liste der einzigartigen Koeffizienten und deren Koeffizientenindizes, diese Informationen werden im zweiten ROM gespeichert. Das erste ROM adressiert in Kombination mit dem Spaltenzähler das zweite ROM. Das zweite ROM enthält die selben Informationen wie die ROMs bei anderen Mustern (Koeffizientenindex und Vorzeichen) mit dem Unterschied, dass die Informationen für mehrere Zeilen gespeichert werden müssen.

5.3.4 Modullogikerzeugung für Konstantenmultiplizierer

Nach Erzeugung der Koeffizientenmoduldatei wird die Liste der betragsmäßig einzigartigen Koeffizienten an die generateFixedMultiplier Funktion übergeben. Ist das zweite

Bit der generateFile-Variablen gesetzt, wird ein Konstantenmultiplizierer erzeugt. Dabei bestimmt das dritte Bit, ob dafür kmult verwendet wird. Die erzeugte Ausgangsdatei erhält ebenso wie das Koeffizientenmodul einen individuellen Namen nach dem gleichen Schema. Der Name beginnt stets mit „constMul_“, gefolgt von der Transformationsgröße. Weiter folgt dann ein „R“ oder „I“ abhängig davon, ob der Multiplizierer den Real- oder Imaginärteil der Koeffizienten beinhaltet. Am Ende des Dateinamens stehen die Indizes des Ausgangspunkts.

Die im Gleitkommaformat übergebene Liste von Koeffizienten wird durch Multiplikation und Runden zu ganzen Zahlen gewandelt. Diese Liste von Ganzzahlkoeffizienten wird in einen String geschrieben, den kmult zusammen mit dem Dateinamen als Startparameter erhält. Danach muss in der erzeugten Datei noch der Modulname angepasst werden, denn das von kmult erzeugte Verilog-Modul trägt immer den Namen „adderchain“. Da dies zu Namenskonflikten führen würde, wird die erzeugte Ausgangsdatei geöffnet und der String adderchain durch einen nach dem üblichen Schema individualisierten Modulnamen ersetzt. Kmulf liegt als GPL-lizenzierte Open-Source-Software vor und kann für jedes übliche Betriebssystem mit einem C++ Compiler erstellt werden.

Wenn die Verwendung von kmult deaktiviert ist, werden die Konstanten als Faktoren, zwischen denen mit einem Multiplexer umgeschaltet wird, in die Ausgangsdatei geschrieben. Diese Form wird von den Synthesewerkzeugen erkannt und ebenfalls zu Konstantenmultiplizierern synthetisiert, allerdings ohne ressourcensparende Wiederverwendung von Zwischentermen. Die von den Synthesewerkzeugen erzeugte Logik ist in etwa gleich groß, wie die von kmult erzeugte, wenn nur ein Koeffizient benötigt wird (z.B. 8x8). Bei mehreren Koeffizienten ist kmult jedoch weit überlegen.

5.4 genDftModuleToplevel.m

Dieses Skript erzeugt das Verilog-Toplevelmodul. Es instanziert eines oder mehrere Koeffizientenmodule und enthält die Zeilen- und Spaltenzähler.

5.4.1 Parameter

- nPoints - Transformationsgröße
- outputDftTerms - Liste von Ausgangspunkten oder einzelner Punkt

- inputBitwidth - Bitbreite der Eingangsdaten
- accumulatorBitwidth - Bitbreite des Akkumulatorausgangs
- twoCycle - Bestimmt, ob sequenzielles Multiplikationsverfahren verwendet wird
- generateFile - Bestimmt, ob eine Ausgangsdatei geschrieben wird

5.4.2 Funktion

GenDftModuleToplevel hat, wenn das entsprechende Bit (5) in generateFile nicht gesetzt ist, keinerlei Funktion. Je nachdem, ob das Skript mit einem Ausgangspunkt oder mehreren aufgerufen wurde, besitzt es geringfügig unterschiedliches Verhalten. Wird nur ein Punkt angegeben, werden dessen Indizes nach dem bekannten Schema im Namen des Moduls und dem Namen der Ausgangsdatei genannt. Damit werden bei den Massentests Namenskonflikte verhindert. Für mehrere Ausgangspunkte enthält der Datei- und Modulname nur die Transformationsgröße MxM.

Die Erzeugung der Ausgangsdatei beginnt genau wie beim Koeffizientenmodul damit, dass ein Header in die Ausgangsdatei geschrieben wird. Auf den Header folgt die Moduldefinition mit Ein- und Ausgängen, angepasst auf die konfigurierten Bitbreiten. Danach werden mit einer Schleife die Koeffizientenmodule aller in outputDftTerms angegebenen Ausgangspunkte instanziert. Darauf folgt die Erzeugung der Zeilen- und Spaltenzähler, diese werden für die Transformationsgröße entsprechend ausgelegt. Dazu kommt der Zustandsautomat, der die Kontrollsignale für die Koeffizientenmodule erzeugt, die Abbruchbedingung wird entsprechend der Transformationsgröße angepasst. Der Zustandsautomat erhält, wenn die sequenzielle Multiplikation verwendet wird, einen zusätzlichen Wartezustand. Außerdem wird für die sequenzielle Variante eine sample_strobe Logik für den Spaltenzähler eingefügt. Der Ausgangsmultiplexer wird automatisch der Anzahl der Module angepasst, wird nur ein Modul instanziert, wird er weggelassen.

5.5 genDftModuleTestbench.m

Dieses Skript erzeugt die Testbenchdatei für das Verilog-Toplevelmodul.

5.5.1 Parameter

- nPoints - Transformationsgröße
- Transformcoefficients - Transformationskoeffizienten
- outputDftTerms - Liste der Ausgangspunkte in Form eines Spaltenvektors
- inputBitwidth - Eingangsbitbreite
- coefFracBitwidth - Anzahl der Nachkommabits für die DFT-Koeffizienten
- accumulatorBitwidth - Bitbreite des Akkumulators
- twoCycle - Bestimmt, ob sequenzielles Multiplikationsverfahren verwendet wird
- generateFile - Bestimmt, ob eine Ausgangsdatei geschrieben wird

5.5.2 Funktion

Dieses Skript funktioniert ähnlich wie genDftModuleToplevel, da es mit einem oder mehreren Ausgangspunkten aufgerufen werden kann. Der Dateiname der Testbench beginnt entweder mit tb_coefficient_MxM_Y_X im Fall eines einzigen Ausgangspunktes oder mit tb_coefficients_MxM bei mehreren Ausgangspunkten. Der Name endet jedoch immer auf _toplevel.v. Das Skript liefert nur eine Ausgangsdatei, wenn Bit (4) in generateFile gesetzt ist. Zu Beginn wird mit rand() eine zufällige Matrix von komplexen Eingangssamples erzeugt. Diese werden dann auf den Ganzzahl-Wertebereich der Module skaliert, um Vollaussteuerung zu erreichen. Die Samples werden im Int16 Format in Matlab gespeichert. Dann werden die Testdaten in einer Gleitkomma-2D-FFT verarbeitet, um einen Referenzwert für spätere Vergleiche zu erhalten. Außerdem werden die Testdaten als Eingangssignale in die Testbenchdatei geschrieben. Danach wird für jeden Ausgangspunkt eine Festkomma-2D-DFT durchgeführt. Die Berechnung erfolgt auf dieselbe Weise wie in den Modulen. Dazu werden Ganzzahltypen (Int) verwendet, die Matlab Festkomma-Toolbox wurde nicht benutzt. Die Simulation produziert die gleichen numerischen Fehler wie die echte Hardware und damit steht ein exakter Vergleichswert zur Verifikation zur Verfügung. Am Ende der Simulation werden auf der Matlab Konsole die Ergebnisse der Gleit- und Festkomma-DFT sowie die relative Abweichung ausgegeben. Die Simulation wird auch bei deaktivierter Dateierzeugung durchgeführt. Die Festkomma-Referenzwerte

werden als Abfrage in die Testbench eingefügt und diese liefert dann auf der Simulationskonsole „OK“ oder „FAIL“ als Ergebnis. Diese Ausgabe wird bei den Massentests für die Funktionsüberprüfung verwendet.

5.6 genVhdlDftModule.m

Dieses Skript erzeugt das DFT-Modul und den Konstantenmultiplizierer für die Skalierung der Ergebnisse.

5.6.1 Parameter

- nPoints - Transformationsgröße
- Transformcoefficients - Transformationskoeffizienten
- outputDftTerms - Liste der Ausgangspunkte
- inputBitwidth - Eingangsbitbreite
- outputBitwidth - Ausgangsbitbreite
- coefFracBitwidth - Anzahl der Nachkommabits für die DFT-Koeffizienten
- accumulatorBitwidth - Bitbreite des Akkumulators
- twoCycle - Bestimmt, ob sequenzielles Multiplikationsverfahren verwendet wird
- generateFile - Bestimmt, ob eine Ausgangsdatei geschrieben wird

5.6.2 Funktion

Ist das entsprechende Bit (6) in generateFile nicht gesetzt, hat dieses Skript keine Funktion. Die Ausgangsdatei trägt stets den Namen „dft_Module_“, gefolgt von der Transformationsgröße MxM. Außer den Bitbreiten wird an diesem Modul relativ wenig automatisch angepasst. Unterschiede kommen nur durch die Anzahl der Ausgangspunkte zustande. Wenn nur ein Ausgangspunkt angegeben wurde, wird die Kontrolllogik, die den Ausgangsmultiplexer des Verilog-Toplevelmoduls steuert, nicht erzeugt und der instanzierte Modulname wird entsprechend angepasst. Die Anfangsadressen für Lesen und

Schreiben können vom Nutzer per generic in der DFT-Moduldatei angepasst werden. Die Erzeugung des Konstantenmultiplizierers für die Skalierung erfolgt wieder durch kmult. Die Eingangsbitbreite des Multiplizierers entspricht der Ausgangsbitbreite des Akkumulators. Bit (7) in generateFile bestimmt, ob der Konstantenmultiplizierer erzeugt wird, während Bit (3) kontrolliert, ob dabei kmult verwendet wird. Zu Vermeidung von Namenskonflikten enthält der Modul- und Dateiname des Multiplizierers den realisierten Skalierungsfaktor als Ganzzahl.

5.7 genVhdlTestbench.m

Dieses Skript erzeugt eine Testbench für das Toplevel des Testsystems.

5.7.1 Parameter

- nPoints - Transformationsgröße
- Transformcoefficients - Transformationskoeffizienten
- outputDftTerms - Liste der Ausgangspunkte
- inputBitwidth - Eingangsbitbreite
- coefFracBitwidth - Anzahl der Nachkommabits für die DFT-Koeffizienten
- accumulatorBitwidth - Bitbreite des Akkumulators
- generateFile - Bestimmt, ob eine Ausgangsdatei geschrieben wird

5.7.2 Funktion

Ist das entsprechende Bit (8) in generateFile nicht gesetzt, wird keine Ausgangsdatei geschrieben. Die Ausgangsdatei trägt stets den Namen "tb_toplevel_", gefolgt von der Transformationsgröße MxM. Wieder wird eine Matrix mit zufälligen Testdaten erzeugt. Die Testdaten werden in passender Form für das externe Interface des Testsystems in die Testbench geschrieben. Das bedeutet, sie werden byteweise in den BRAM geschrieben. Nachdem der Testdatensatz vollständig im BRAM liegt, wird die Berechnung gestartet

und am Ende werden die Ergebnisse aus dem BRAM gelesen. Dies entspricht einem Ende-zu-Ende Systemtest. Wie in genDftModuleTestbench wird eine Festkommasimulation für alle angegebenen Ausgangspunkte durchgeführt, mit dem Unterschied, dass auch der skalierende Multiplizierer simuliert wird. Ein automatischer Ergebnisvergleich erfolgt nicht, die Vergleichswerte werden lediglich als Kommentar in der Testbench hinterlegt.

5.8 brute2snr.m

Dieses Skript dient dazu, den Signalrauschenabstand einer Implementierung zu berechnen und wird nicht automatisch gestartet. Es verwendet dazu die von brute2dft erzeugten Koeffizienten und Variablen, weshalb dieses Skript erst nach einem brute2dft Durchlauf verwendet werden kann.

5.8.1 Verfahren

Das Verfahren zur Ermittlung des SQNR wurde dem Abschnitt 3.2 des Artikels von Wang, Kuo und Jou [6] entnommen. Mit den diskretisierten Eingangswerten wird eine Gleitkomma-Fast Fourier Transform (FFT) und eine Festkomma-FFT durchgeführt. Es wird das Verhältnis zwischen der Quadratsumme der Ergebnisse der Gleitkomma-FFT und der Quadratsumme der Abweichungen zwischen den Beträgen der Gleit- und Festkomma-DFT gebildet. Um das Verfahren auf den 2D-Fall anzupassen, wurden die Summenformeln auf alle Eingangswerte erweitert. Außerdem wird nun eine 2D-FFT für die Gleitkommareferenz genutzt.

$$\text{SQNR} = 10 \log_{10} \left(\frac{\sum_{y=0}^{M-1} \sum_{x=0}^{M-1} |F(y, x)|^2}{\sum_{y=0}^{M-1} \sum_{x=0}^{M-1} (|F(y, x)| - |\hat{F}(y, x)|)^2} \right) \quad (5.2)$$

In Formel 5.2 enthält $F(y, x)$ das Ergebnis der Gleitkomma-2D-DFT, während $\hat{F}(y, x)$ das Ergebnis der Festkomma-Simulation enthält.

5.8.2 Ablauf

Die Ergebnisse werden unter Verwendung des Festkomma-Modells ermittelt, welches auch bei der Erzeugung der Testbenches verwendet wird. Die Parameter und Transformationskoeffizienten für das Modell werden dem aktuellen Workspace entnommen. Für die Ermittlung des SQNR muss eine Anregung mit der größtmöglichen Signalstärke erzeugt werden. Dafür wird, wie bei der Testbencherzeugung, eine zufällige Eingangsmatrix erzeugt, die den gesamten darstellbaren Wertebereich abdeckt. Danach wird die Eingangsmatrix jeweils der Gleit- und der Festkomma-2D-DFT unterzogen. Dann werden die Quadratsummen der Gleitkomma-2D-DFT und der Abweichung zwischen Gleit- und Festkomma-DFT gebildet. Am Ende wird das logarithmische Verhältnis zwischen den Quadratsummen als SQNR ausgegeben.

Der SQNR wird für zwei Stufen der Signalverarbeitungskette getrennt ermittelt. Die erste Stufe ist der SQNR auf Ebene des Akkumulators und wird für die Dimensionierung der Nachkommabits der Koeffizienten genutzt. Die zweite Stufe ist der SQNR nach der Skalierung am Ausgang des Designs. Dieser Wert wird für die Dimensionierung der Nachkommabits der Skalierung genutzt und gibt die Genauigkeit der gesamten Signalverarbeitungskette an.

Der ermittelte SQNR gilt immer für die gesamte 2D-DFT und nicht für einen spezifischen Ausgangspunkt. Da zufällige Eingangsdaten verwendet werden, kommt es zu Abweichungen zwischen verschiedenen Durchläufen. Daher wurde eine Mittelwertbildung in brute2snr integriert, bei der 20 Simulationen durchgeführt und deren Ergebnisse gemittelt werden. Eine höhere Anzahl Iterationen kann von Nutzer festgelegt werden, wenn eine höhere Präzision benötigt wird.

6 Ergebnisse

In diesem Kapitel werden die Ergebnisse der Tests, die mit der erzeugten 2D-DFT-Hardware durchgeführt wurden, vorgestellt. Die Implementierung wurde in Bezug auf Funktionalität, Genauigkeit, Flächenbedarf und Geschwindigkeit überprüft.

6.1 Verifikation der Funktionalität

Die Funktionalität von brute2dft wurde anhand der generierten Testbenches sowie mit dem realen Testsystem überprüft.

6.1.1 Funktionale Simulation

Die Funktionalität der von brute2Dft generierten HDL-Quellcodes wurde im Bereich 3x3 bis 28x28 Punkte vollständig verifiziert. Das bedeutet, dass für alle möglichen Punkte aller Matrixgrößen ein Koeffizientenmodul und Toplevel sowie die dazugehörige Testbench generiert wurde. Die erzeugten Dateien wurden dann einer funktionalen Simulation unterzogen. Dafür wurde der Verilog-Simulator Icarus Verilog in Kombination mit einem Bash-Skript verwendet.

6.1.2 Tests mit dem Testsystem

Für die Anwendungsfälle 8x8 und 15x15 wurden für jeden Mustertyp Timing-Simulationen der FPGA-Implementierung inklusive des Testsystems durchgeführt. Diese Testfälle wurden dann auch auf dem realen Testsystem auf Funktionalität überprüft. Das Testsystem besteht aus einem Zedboard mit einem Xilinx Zynq XC7Z020 FPGA und einem Texas-Instruments Connected LaunchPad mit einem TM4C1294 Mikrocontroller. Alle durchgeführten Tests verliefen erfolgreich. Für eine vollständige Verifikation aller möglichen

Ausgangspunkte auf dem Testsystem war im Rahmen dieser Arbeit nicht genug Zeit vorhanden.

6.2 Ergebnisse der Koeffizientenmusteranalyse für verschiedene Matrixgrößen

In diesem Abschnitt sind für einige Matrixgrößen die Koeffizientenmustertypen dargestellt, wie sie von genDftModule klassifiziert wurden. Tabelle 6.1 ist die Legende für die Muster-Codes, die von genDftModule verwendet werden.

Muster Art	Muster-Code
Fehler bei der Erkennung	0
einfaches Spaltenmuster	1
einfaches Zeilenmuster	2
komplexes Zeilenmuster	3
komplexes Spaltenmuster	4
Trivialmuster	5
Zeilen- und Spaltenmuster	6
einfaches Spaltenmuster mit Vorzeichenwechsel	7
einfaches Zeilenmuster mit Vorzeichenwechsel	8

Tabelle 6.1: Legende für Koeffizientenmuster-Codes

$$\begin{array}{c}
 \text{3x3:} \\
 \left| \begin{array}{ccc} 5 & 2 & 2 \\ 1 & 3 & 3 \\ 1 & 3 & 3 \end{array} \right|
 \end{array}
 \quad
 \begin{array}{c}
 \text{4x4:} \\
 \left| \begin{array}{cccc} 5 & 2 & 5 & 2 \\ 1 & 3 & 7 & 3 \\ 5 & 8 & 5 & 8 \\ 1 & 3 & 7 & 3 \end{array} \right|
 \end{array}
 \quad
 \begin{array}{c}
 \text{5x5:} \\
 \left| \begin{array}{ccccc} 5 & 2 & 2 & 2 & 2 \\ 1 & 3 & 3 & 3 & 3 \\ 1 & 3 & 3 & 3 & 3 \\ 1 & 3 & 3 & 3 & 3 \\ 1 & 3 & 3 & 3 & 3 \end{array} \right|
 \end{array}
 \quad
 \begin{array}{c}
 \text{6x6:} \\
 \left| \begin{array}{cccccc} 5 & 2 & 2 & 5 & 2 & 2 \\ 1 & 3 & 4 & 7 & 4 & 3 \\ 1 & 3 & 3 & 7 & 3 & 3 \\ 5 & 8 & 8 & 5 & 8 & 8 \\ 1 & 3 & 3 & 7 & 3 & 3 \\ 1 & 3 & 4 & 7 & 4 & 3 \end{array} \right|
 \end{array}$$

Transformationsgröße 7x7:

5	2	2	2	2	2	2
1	3	3	3	3	3	3
1	3	3	3	3	3	3
1	3	3	3	3	3	3
1	3	3	3	3	3	3
1	3	3	3	3	3	3
1	3	3	3	3	3	3

Transformationsgröße 8x8:

5	2	2	2	5	2	2	2
1	3	4	3	7	3	4	3
1	3	3	3	7	3	3	3
1	3	4	3	7	3	4	3
5	8	8	8	5	8	8	8
1	3	4	3	7	3	4	3
1	3	3	3	7	3	3	3
1	3	4	3	7	3	4	3

Transformationsgröße 9x9:

5	2	2	2	2	2	2	2	2
1	3	3	4	3	3	4	3	3
1	3	3	4	3	3	4	3	3
1	3	3	3	3	3	3	3	3
1	3	3	4	3	3	4	3	3
1	3	3	4	3	3	4	3	3
1	3	3	3	3	3	3	3	3
1	3	3	4	3	3	4	3	3
1	3	3	4	3	3	4	3	3

Transformationsgröße 10x10:

5	2	2	2	2	5	2	2	2	2
1	3	4	3	4	7	4	3	4	3
1	3	3	3	3	7	3	3	3	3
1	3	4	3	4	7	4	3	4	3
1	3	3	3	3	7	3	3	3	3
5	8	8	8	8	5	8	8	8	8
1	3	3	3	3	7	3	3	3	3
1	3	4	3	4	7	4	3	4	3
1	3	3	3	3	7	3	3	3	3
1	3	4	3	4	7	4	3	4	3

Transformationsgröße 11x11:

5	2	2	2	2	2	2	2	2	2	2
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3
1	3	3	3	3	3	3	3	3	3	3

Transformationsgröße 12x12:

5	2	2	2	2	2	5	2	2	2	2
1	3	4	4	4	3	7	3	4	4	3
1	3	3	6	4	3	7	3	4	6	3
1	3	6	3	6	3	7	3	6	3	6
1	3	3	6	3	3	7	3	3	6	3
1	3	4	4	4	3	7	3	4	4	3
5	8	8	8	8	8	5	8	8	8	8
1	3	4	4	4	3	7	3	4	4	3
1	3	3	6	3	3	7	3	3	6	3
1	3	6	3	6	3	7	3	6	3	6
1	3	3	6	4	3	7	3	4	6	3
1	3	4	4	4	3	7	3	4	4	3

Transformationsgröße 15x15:

5	2	2	2	2	2	2	2	2	2	2	2	2	2	2	2
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	3	3	6	3	3	3	3	6	3	3	3	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	6	3	3	6	3	3	6	3	3	6	3	3	3
1	3	3	3	3	6	3	3	3	3	6	3	3	3	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	3	3	6	3	3	3	3	6	3	3	3	3	3
1	3	3	6	3	3	6	3	3	3	6	3	3	6	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	3	3	6	3	3	3	3	6	3	3	3	3	3
1	3	3	6	3	3	6	3	3	3	6	3	3	6	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	3	3	6	3	3	3	3	6	3	3	3	3	3
1	3	3	4	3	4	4	3	3	4	4	4	3	4	3	3
1	3	3	3	4	4	4	3	3	4	4	4	3	4	3	3

6.3 Numerische Präzision & SQNR

Der SQNR und die Genauigkeit der erzeugten 2D-DFT hängt von den vom Nutzer gewählten Parametern ab. Der Nutzer kann brute2snr.m verwenden, um die optimalen Parameter für seine Anforderungen zu ermitteln.

Skalierungs-faktor	Koeff. bits	Skal. bits	Ausgangs-bitbreite	Akku-SQNR(dB)	Ausgangs-SQNR(dB)	Over-Flow
$1/M$	5	14	12	40,22	17,37	O
$1/M^2$	5	14	12	41,86	40,52	
$1/M^2$	6	16	12	46,31	43,61	
$1/M^2$	7	16	12	52,83	45,54	
$1/M^2$	8	16	12	58,07	45,6	
$1/M^2$	9	16	12	62,79	45,9	
$1/M^2$	10	16	12	65,34	45,93	
$1/M$	10	16	12	65,55	16,63	O
$1/M$	10	16	14	65,51	66,33	

Overflow: O=Ausgangsüberlauf

Tabelle 6.2: Ergebnisse: brute2snr für Transformationsgröße 15x15

Für eine Ausgangsbitbreite von 12 Bit bringt eine Erhöhung der Nachkommabits für die Koeffizienten über 7 Bits keinen weiteren SNR-Gewinn mehr. Wird der Skalierungsfaktor reduziert, resultiert dies sofort in Überlauf am Ausgang. Wird die Ausgangsbitbreite auf 14 Bit erhöht und gleichzeitig der Skalierungsfaktor angepasst, kann eine deutlich höhere SNR am Ausgang erreicht werden.

6.4 Flächenbedarf und Geschwindigkeit

6.4.1 Logikzellenbedarf für verschiedene Transformationsgrößen

Für eine Auswahl von Matrixgrößen wurde von jedem Mustertyp je ein Koeffizientenmodul synthetisiert und die Ergebnisse in einer Tabelle festgehalten. Dies erlaubt in Kombination mit der Koeffizientenmustertyp-Übersicht aus dem vorangegangenen Kapitel eine schnelle Aufwandsabschätzung für mögliche Implementierungen. Die Unterschiede im Logikbedarf zwischen verschiedenen Koeffizientenmodulen desselben Mustertyps innerhalb einer Matrixgröße sind vernachlässigbar. Diese Zahlen beinhalten nicht den Logikbedarf für das DFT-Modul und das Verilog-Toplevelmodul.

Synthesebedingungen:

- Halbleiterprozess: Austria Microsystems (AMS) 350 nm CMOS
- Taktfrequenz: 25 Mhz - höhere Zielfrequenzen lösen möglicherweise Optimierungen aus, die den Flächenbedarf erhöhen.
- Typische Performancewerte des Prozesses für parasitäre Elemente, Verzögerungszeiten etc.
- Optimierungsaufwand wurde auf mittleren Aufwand „medium“ konfiguriert
- Verwendete Software: Cadence Genus Version: 17.11-s014_1

Mustertyp(code)	Anzahl Standardzellen	Fläche (μm^2)	Maximale Taktfrequenz (Mhz)
Triviale Muster(5)	141	36.891	106
Trivial mit VZ Wechsel(5)	162	41.259	92
Einfaches Zeilenmuster(2)	296	58.858	80
Zeilenmuster mit VZ Wechsel(8)	300	59.368	80
Einfaches Spaltenmuster(1)	296	58.858	80
Spaltenmuster mit VZ Wechsel(7)	299	59.386	80
Komplexes Zeilenmuster(3)	346	65.028	82
Komplexes Spaltenmuster(4)	311	61.734	80

Tabelle 6.3: Logikbedarf Koeffizientenmodule 8x8

Mustertyp(code)	Anzahl Standardzellen	Fläche (μm^2)	Maximale Taktfrequenz (Mhz)
Triviale Muster(5)	149	39.293	98
Einfaches Zeilenmuster(2)	700	98.170	70
Einfaches Spaltenmuster(1)	700	98.170	70
Komplexes Zeilenmuster(3)	753	103.867	71
Komplexes Spaltenmuster(4)	762	104.067	72
Zeilen- und Spaltenmuster(6)	811	104.304	63

Tabelle 6.4: Logikbedarf Koeffizientenmodule 15x15

6.4.2 Anwendungsbeispiel 15x15 mit 10 Ausgangspunkten:

Es wurde ein Beispielprojekt für den typischen Anwendungsfall synthetisiert.

Zur Auswahl der Ausgangspunkte:

Die Ergebnisse einer 2D-DFT werden üblicherweise mit dem Gleichanteil (Ausgangspunkt 1, 1) in der Mitte dargestellt. Analog zur Darstellung der 1D-DFT mit dem Gleichanteil in der Mitte. Mit dieser Betrachtungsweise wurden die Ausgangspunkte im Kreis um den Gleichanteil angeordnet. Diese Anordnung entspricht dem antizipierten Verwendungszweck im ISAR-Projekt.

Gewählte Ausgangspunkte: (1, 2), (1, 15), (2, 1), (2, 2), (2, 15), (15, 1), (15, 2), (15, 15)

Das Projekt beinhaltet das DFT-Modul, das Verilog-Toplevelmodul und 8 Koeffizientenmodule. Das Testsystem wurde dabei nicht mitsynthetisiert.

Ergebnisse:

- Logikzellen: 5037

- Fläche: $718.627 (\mu m^2)$
- Maximale Taktfrequenz: 66 Mhz

6.4.3 Vollständige 8x8 2D-DFT:

Um die Nachteile des Brute-Force Ansatzes zu zeigen wurde eine vollständige 8x8 2D-DFT synthetisiert. Dies ermöglicht auch einen direkten Vergleich mit der Arbeit von Lattmann [3].

	Lattmann	diese Arbeit	Verhältnis
Logikzellen	15.310	22.456	1,46x
Fläche (μm^2)	1.524.960	3.922.828	2,57x
Latenz	512	195(131)	0,38x

Klar erkennbar ist der enorme Flächen- und Logikbedarf, allerdings ist die Latenz um etwa denselben Faktor geringer. ($0,38^{-1} = 2,63x$) Die echte Latenz ist tatsächlich noch geringer, denn in den Registern liegt das Ergebnis schon nach 131 Takten vor. Das sequenzielle Auslesen fügt dann noch weitere 64 Takte hinzu. In Fällen, wo eine 2D-DFT mit extrem kurzer Latenzzeit benötigt wird, wäre es möglich, die automatisch erzeugte Architektur manuell anzupassen und ein paralleles Auslesen der Ergebnisse zu realisieren.

7 Bewertung der Ergebnisse, Zusammenfassung und Ausblick

In diesem Kapitel werden zunächst die erzielten Ergebnisse bewertet und mit den Anforderungen verglichen. Im zweiten Teil wird die Arbeit zusammengefasst. Zum Schluss werden Ansatzpunkte für die Weiterentwicklung genannt.

7.1 Zusammenfassung

Zunächst wurde die 2D-DFT in eine Form gebracht, die die direkte Berechnung individueller Ortsfrequenzen zulässt. In den entstehenden Koeffizienten der 2D-DFT wurden Muster entdeckt und analysiert. Diese Entdeckung wurde in der Entwicklung der Hardwareimplementierung verwendet, um Ressourcen zu sparen. Für jedes auftretende Muster wurde eine eigene Hardwarearchitektur entwickelt. Da eine allgemeine Implementierung das Ziel war, wurde ein Softwareframework zur automatischen Erzeugung der entwickelten Hardwarearchitekturen geschrieben. Es wurde ein Verfahren zur Dimensionierung der Parameter der Hardwaremodule entwickelt und die dafür notwendige Software erstellt. Das erstellte Framework wurde genutzt, um eine Auswahl von Hardwaremodulen zu erzeugen. Die Module wurden für einen ASIC Prozess synthetisiert, um den Hardwareaufwand abschätzen zu können. Außerdem wurden die nötigen Modultypen für eine Anzahl von Matrixgrößen ermittelt. Das Framework und die damit erzeugten Module bieten eine praktikable Lösung für die im ISAR-Projekt gestellten Anforderungen.

7.2 Bewertung der Ergebnisse

Zunächst wird das Erreichte mit den Anforderungen verglichen, die die Grundlage für diese Arbeit darstellen.

Eine Lösung zur separaten Berechnung einzelner Ortsfrequenzen wurde gefunden und in einem Softwareframework implementiert.

Das Softwareframework brute2dft ist in der Lage, für den relevanten Bereich von Matrixgrößen (3x3 bis 18x18) funktionierende Hardwarebeschreibungen zu generieren. Die Bitbreiten der erzeugten Hardware sind frei konfigurierbar und das Framework bietet Möglichkeiten, die resultierende Genauigkeit abzuschätzen. Zudem können Testbenches zur automatischen Verifikation der generierten Module erzeugt werden. Mit dem Framework wird die Vielfalt der möglichen Konfigurationen optimal abgedeckt.

Die Latenzanforderung von 1000 Taktzyklen wird auch für die größte angenommene Matrixgröße (18x18) mit 652 Taktzyklen deutlich unterschritten.

Die Kernfrage war, ob durch eine Beschränkung auf wenige Ausgangspunkte eine ausreichend kompakte und schnelle 2D-DFT realisiert werden kann. Zur Beantwortung dieser Frage wird das in Kap. 6.4.2 mithilfe von brute2dft erzeugte Beispielprojekt mit der Arbeit von Koundoul [2] verglichen. In beiden Fällen wird eine 15x15 2D-DFT durchgeführt. Anders als bei Koundoul, berechnet das Beispielprojekt nur 8 der 225 Ausgangspunkte. Die Ergebnisse der Synthese zeigen, dass beide Lösungen einen vergleichbaren Flächenbedarf haben (diese Arbeit: $0,72\text{mm}^2$, Koundoul: $0,70\text{mm}^2$). Dieser Flächenbedarf wurde vom ISAR-Projekt als akzeptabel eingestuft. Das Design von Koundoul benötigt allerdings 10.350 Taktzyklen zur Berechnung der 2D-DFT, was die Latenzanforderung von 1000 Taktzyklen um den Faktor 10 überschreitet. Im brute2dft Beispielprojekt ist die Berechnung nach nur 462 Taktzyklen abgeschlossen und liegt damit weit unter der Anforderung. Damit ist das Beispielprojekt um den Faktor 22 schneller, als das in der Arbeit von Koundoul realisierte Design. Unter Annahme der Hypothese, dass 8 Punkte zur Winkelberechnung ausreichen, lässt sich somit sagen, dass hier eine praktikable Lösung gefunden wurde.

7.3 Ausblick

Das Softwareframework bietet noch Raum für Verbesserungen. Die Möglichkeit zur Erzeugung von Modulen mit parallelem Datenpfades ist zwar im Framework vorhanden, aber die Implementierung ist weitestgehend ungetestet und enthält noch Fehler. Ein weiterer Ansatzpunkt für Verbesserungen ist die Realisierung der Zeilen- und Spaltenmuster,

deren Hardwareumsetzung bisher nicht optimiert wurde. Zudem bieten auch die Implementierungen der anderen Koeffizientenmuster vermutlich noch Raum für Optimierung. Beispielsweise eine automatische Umschaltung zwischen Zähler- oder ROM-basierten Implementierungen je nachdem, welche den geringeren Flächenbedarf hat. Das im Projekt verwendete field-programmable gate array (FPGA) basierte Testsystem sollte aufgrund der in Kapitel 4.7 identifizierten Probleme überarbeitet werden. Im Zuge der Überarbeitung sollte auch über ein industrieconformes externes Interface, wie zum Beispiel SPI oder I2C, nachgedacht werden.

Literaturverzeichnis

- [1] HELCK, Jannes: *Digitale Signalverarbeitungs-Module für einen Chipentwurf für einen Sensor-Array*, HAW Hamburg, Bachelor Thesis, 2018
- [2] KOUNDOUL, Ada: *Signalverarbeitung für ein magnetisches Sensor-Array als digitaler Chipentwurf*. Berliner Tor 5, 20099 Hamburg, HAW Hamburg, Diplomarbeit, 2018
- [3] LATTMANN, Thomas: *Chipimplementation einer zweidimensionalen Fouriertransformation für die Auswertung eines Sensor-Arrays*, HAW Hamburg, Bachelor Thesis, 2018
- [4] REICHARDT, J.: *Digitaltechnik: Eine Einführung mit VHDL*. De Gruyter, 2016 (De Gruyter Studium). – URL <https://books.google.de/books?id=qT17DQAAQBAJ>. – ISBN 9783110478341
- [5] VORONENKO, Yevgen ; PÜSCHEL, Markus: Multiplierless Multiple Constant Multiplication. In: *ACM Trans. Algorithms* 3 (2007), Mai, Nr. 2. – URL <http://doi.acm.org/10.1145/1240233.1240234>. – ISSN 1549-6325
- [6] WANG, C. ; KUO, C. ; JOU, J.: Hybrid Wordlength Optimization Methods of Pipelined FFT Processors. In: *IEEE Transactions on Computers* 56 (2007), Aug, Nr. 8, S. 1105–1118. – ISSN 0018-9340

A Anhang

A.1 Matlab Quellcode

A.1.1 Quellcode: brute2dft.m

```
%%%%%%
1 if ~exist( 'nPPoints' , 'var' )
2     nPoints=15; %Transform size
3 end
4 if ~exist( 'outputDftTerm' , 'var' )
5     outputDftTerm=[]; %Output Points
6 end
7 if ~exist( 'inputBitwidth' , 'var' )
8     inputBitwidth=12; %width of input data
9 end
10 if ~exist( 'outputBitwidth' , 'var' )
11     outputBitwidth=12; %final output data width (from VHDL module after
12     divider)
13 end
14 if ~exist( 'coefFracBitwidth' , 'var' )
15     coefFracBitwidth=7; %number of fractional bit for coefficients
16 end
17 if ~exist( 'accumulatorBitwidth' , 'var' )
18     accumulatorBitwidth= nextpow2(2^(inputBitwidth-1)*2*nPoints^2)+1; %sets
19     accu width to be 100% worst case safe
20 end
21 if ~exist( 'twoCycle' , 'var' )
22     twoCycle=true; % sets 2 clk per sample or 1 clk per sample
23 end
24 if ~exist( 'outputDividerFactor' , 'var' )
25     outputDividerFactor=1/nPoints^2; %divide output by this Value, default
26     = 1/nPoints^2
27 end
28 if ~exist( 'outputDividerFracBitwidth' , 'var' )
```

```

27     outputDividerFracBitwidth=16; %this determines the precision of the
28     output divider, default = 14
29 end
30 %Generate Level:
31 if ~exist('generateFile', 'var')
32     generateFile=false(1,8);
33     generateFile(1)=false; % 1= coefficient module(s)
34     generateFile(2)=false; % 2= Coefficient constant multipliers
35     generateFile(3)=false; % 3= use kmult
36     generateFile(4)=false; % 4= verilog Toplevel Testbench
37     generateFile(5)=false; % 5= verilog Toplevel
38     generateFile(6)=false; % 6= VHDL module
39     generateFile(7)=false; % 7= scaling constant multipliers for VHDL Mod
40     generateFile(8)=false; % 8= VHDL Toplevel Testbench
41 %
42 %
43 if nPoints<3
44     error('brute2dft: Transform size too small!')
45 end
46 if ~twoCycle
47     disp('brute2dft: WARNING single cycle Support ist experimental')
48 end
49 if outputDividerFactor<=0 || outputDividerFactor>1
50     error('brute2dft: Scaling factor error: must be above zero and below or
51         equal to one!')
52 end
53
54 Transformcoefficients=complex(zeros(nPoints,nPoints,nPoints,nPoints),zeros(
55     nPoints,nPoints,nPoints,nPoints));
56 for coefidxY = 0:nPoints-1
57     for coefidxX = 0:nPoints-1
58         for idxY = 0:nPoints-1
59             for idxX = 0:nPoints-1
60                 Transformcoefficients(coefidxY+1,coefidxX+1,idxY+1,idxX+1)=
61                     exp((-2*i*pi*(idxX*coefidxX+idxY*coefidxY))/nPoints);
62             end
63         end
64     end
65 end
66
67 if isempty(outputDftTerm) %generate all possible points

```

```

67 resultMatrix=zeros( nPoints );
68 for idxY = 1:nPoints
69     for idxX = 1:nPoints
70         DftTerm=[idxX idxY];
71         resultMatrix( idxX, idxY)=genDftModule( nPoints ,
72             Transformcoefficients , DftTerm , inputBitwidth , coefFracBitwidth ,
73             accumulatorBitwidth , twoCycle , generateFile );
74             genDftModuleTestbench( nPoints , Transformcoefficients , DftTerm ,
75             inputBitwidth , coefFracBitwidth , accumulatorBitwidth , twoCycle ,
76             generateFile );
77             genDftModuleToplevel( nPoints , DftTerm , inputBitwidth ,
78             accumulatorBitwidth , twoCycle , generateFile );
79         end
80         disp([' Progress: ' num2str(( idxY/nPoints)*100, '%3.0f') '%' ]);
81     end
82     if isempty( find( resultMatrix==0,1) )
83         disp(' All identified OK');
84     end
85 else %generate a list of points
86     for idx = 1:size(outputDftTerm,1)
87         genDftModule( nPoints , Transformcoefficients , outputDftTerm( idx ,: ,: ) ,
88             inputBitwidth , coefFracBitwidth , accumulatorBitwidth , twoCycle ,
89             generateFile );
90         genDftModuleToplevel( nPoints , outputDftTerm , inputBitwidth ,
91             accumulatorBitwidth , twoCycle , generateFile );
92         genDftModuleTestbench ( nPoints , Transformcoefficients , outputDftTerm ,
93             inputBitwidth , coefFracBitwidth , accumulatorBitwidth , twoCycle ,
94             generateFile );
95         genVhdlDftModule( nPoints , outputDftTerm , inputBitwidth , outputBitwidth ,
96             accumulatorBitwidth , outputDividerFactor , outputDividerFracBitwidth ,
97             twoCycle , generateFile );
98         genVhdlTestbench( nPoints , Transformcoefficients , outputDftTerm ,
99             inputBitwidth , accumulatorBitwidth , coefFracBitwidth ,
100             outputDividerFactor , outputDividerFracBitwidth , generateFile );
101    end

```

Listing A.1: brute2dft.m

A.1.2 Quellcode: genDftModule.m

```

1 function result=gendftmodule(nPoints, Transformcoefficients, outputDftTerm,
      inputBitwidth, coeffFracBitwidth, accumulatorBitwidth, twoCycle,
      generateFile)

3 disp('genDftModule: starting Verilog Generator');
if exist('Transformcoefficients')==0
    disp('genDftModule: Error: generate/load Transform coefficients first')
    ;
    return;
end
if nPoints<3
    disp('genDftModule: Error: nPoints too small');
    return;
end

13 accuoutputBitwidth=accumulatorBitwidth; %accumulator output width, if not
    equal to accumulatorBitwidth accu output will be truncated and
    saturated

15 disp(['genDftModule: Output Term: ', num2str(outputDftTerm)]);
outputFileName=['coefficient_',num2str(nPoints), '_x', num2str(nPoints), '_',
    num2str(outputDftTerm(1)), '_', num2str(outputDftTerm(2)), '.v'];
17 disp(['genDftModule: Output file: ',outputFileName]);

19 %extract our set of coefficients from the 4D array of matrices
%Array format: coefficient = OutputTermX, OutputTermY, inputValueX,
    inputValueY
21 %we reduce the significant digits of the coefficients to two digits above
    %the final output precision so that unique() doesnt give too many results
23 %with differences way below the final accuracy
decimalResulution=ceil(log10(2)*coefFracBitwidth)+2;
25 realCoef(:,:, :)=round(real(Transformcoefficients(outputDftTerm(1),
    outputDftTerm(2), :, :))*10^decimalResulution)/10^decimalResulution;
imagCoef(:,:, :)=round(imag(Transformcoefficients(outputDftTerm(1),
    outputDftTerm(2), :, :))*10^decimalResulution)/10^decimalResulution;
27

29 #####START OF PATTERN DETECTION#####
31 disp('genDftModule: Starting Pattern detection ...');
33 result=5; %first assume trivial pattern
[uniqueCoefReal, UnIndexRealA, UnIndexRealC]=unique(abs(realCoef), 'stable');
35 [uniqueCoefImag, UnIndexImagA, UnIndexImagC]=unique(abs(imagCoef), 'stable');

```

```

if length(uniqueCoefReal) == 1 && length(uniqueCoefImag) == 1
37
    flipRealOnSample=false ;
39    flipRealOnRow=false ;
40    flipImagOnRow=false ;
41    flipImagOnSample=false ;

43    if realCoef(1,1) ~= realCoef(1,2)
        flipRealOnSample=true ;
45    end
46    if realCoef(1,1) ~= realCoef(2,1)
47        flipRealOnRow=true ;
48    end

49    if imagCoef(1,1) ~= imagCoef(1,2)
50        flipImagOnSample=true ;
51    end
52    if imagCoef(1,1) ~= imagCoef(2,1)
53        flipImagOnRow=true ;
54    end

56    realCoefGen=abs(realCoef(1,1)) ;
57    imagCoefGen=abs(imagCoef(1,1)) ;
58    if flipRealOnSample || flipRealOnRow || flipImagOnRow ||
59        flipImagOnSample
60        disp(['genDftModule: Trivial-pattern with sign changes detected ,
Real: on Sample:' num2str(flipRealOnSample) ' on Row:' num2str(
flipRealOnRow) ...
61            ' Imag: on Sample:' num2str(flipImagOnSample) ' on Row:' 
num2str(flipImagOnRow)]) ;
62    else
63        disp(['genDftModule: Trivial-pattern without sign changes detected '])
64    end
65
else
66    result=0; %keep looking for other patterns
67end
68%%%%%
69%%% Simple Column
70%%%%%
71if result==0
72    result=1; %assume simple column pattern
73    for idxX = 2:nPoints %check that Rows only have ONE coefficient each

```

```

75     if length( unique( abs( realCoef( idxX,:) ), 'stable' ) ) ~= 1
76         result=0;
77     end
78     if length( unique( abs( imagCoef( idxX,:) ), 'stable' ) ) ~= 1
79         result=0;
80     end
81 end
82 if result == 1 %ok simple column confirmed analyze
83
84     if ~any( sign( realCoef(:,1))+sign( realCoef(:,2)) ) && ~any( sign(
85         imagCoef(:,1))+sign( imagCoef(:,2)) )
86         invertOnSample=true;
87         disp( 'genDftModule: Simple Column pattern with inverting signs
88             on sample detected' );
89         result=7;
90     else
91         invertOnSample=false;
92         disp( 'genDftModule: Simple Column pattern detected' );
93     end
94
95     [uniqueCoefReal , UnIndexRealA , UnIndexRealC]=unique( abs( realCoef(:,1)
96 ), 'stable' );
97     [uniqueCoefImag , UnIndexImagA , UnIndexImagC]=unique( abs( imagCoef(:,1)
98 ), 'stable' );
99     nextcolumnOffset=0;
100    numberOfc coefficients=max( UnIndexRealC ); %=1
101    realCoefGen=abs( realCoef(1:numberOfc coefficients ,1) );
102    imagCoefGen=abs( imagCoef(1:numberOfc coefficients ,1) );
103
104 end
105
106 if result==0 %this is no column pattern, check for others
107     result=2; %assume a simple row pattern
108     for idxX = 2:nPoints %check that each column has only one coef
109         if length( unique( abs( realCoef(:,idxX) ), 'stable' ) ) ~= 1
110             result=0;
111         end
112         if length( unique( abs( imagCoef(:,idxX) ), 'stable' ) ) ~= 1
113             result=0;
114         end
115     end
116 if result == 2 %ok simple row confirmed analyze
117     if ~any( sign( realCoef(1,:))+sign( realCoef(2,:) ) ) && ~any( sign(
118         imagCoef(1,:))+sign( imagCoef(2,:) ) )
119         invertOnRow=true;

```

```

        disp('genDftModule: Simple Row pattern detected with inverting
signs on row detected');
115    result=8;
    else
117        invertOnRow=false;
        disp('genDftModule: Simple Row pattern detected');
119    end

121    [uniqueCoefReal, UnIndexRealA, UnIndexRealC]=unique(abs(realCoef(1,:))
), 'stable');
    [uniqueCoefImag, UnIndexImagA, UnIndexImagC]=unique(abs(imagCoef(1,:))
), 'stable');
123    nextRowOffset=0;
    numberOfc coefficients=max(UnIndexRealC); %=1
125    realCoefGen=abs(realCoef(1,1:numberOfc coefficients));
    imagCoefGen=abs(imagCoef(1,1:numberOfc coefficients));
127    limitPoints=[];
    signType=zeros(1,2);
129    end
end
if result==0 %check next possiblty
    result=3; %assume row repeat
133    invertOnRow=false; %currently not supported in complex row pattern

135    realCoefRowMatch=ismember(unique(abs(realCoef(1,:)), 'stable'), unique(
abs(realCoef(2,:)), 'stable')));
    imagCoefRowMatch=ismember(unique(abs(imagCoef(1,:)), 'stable'), unique(
abs(imagCoef(2,:)), 'stable')));
%find the pattern offset between rows
%this is the difference between the first coefficient of the pattern
139    %and starting coefficient of the second row.
%this offset is constant between rows!
141    %current rows first coefficient number + offset = next rows first
%coefficient number
143    matchingNextRowIndex=intersect(find(realCoef(1,:)==realCoef(2,1)),
find(imagCoef(1,:)==imagCoef(2,1)));
    nextRowOffsetFound=~isempty(matchingNextRowIndex);
145    %nextRowOffsetFound = false;
    %for offset=0:nPoints-1
147    %    if isequal(circshift(realCoef(1,:), offset), realCoef(2,:)) &&
    %        isequal(circshift(imagCoef(1,:), offset), imagCoef(2,:))
    %        nextRowOffsetFound=true;
    %        nextRowOffset=offset;
    %        break

```

```

151 %         end
%       end
153
%checks that the number of coefficients are the same in each row
indicating a row pattern
155 if sum(realCoefRowMatch) == length(realCoefRowMatch) && sum(
imagCoefRowMatch) == length(imagCoefRowMatch) && sum(realCoefRowMatch)
==sum(imagCoefRowMatch) && nextRowOffsetFound
    numberOfc coefficients=length(realCoefRowMatch);
157
    nextRowOffset=matchingNextRowIndex(1)-1; %only select the first
full match
159
    [uniqueCoefReal, UnIndexRealA, UnIndexRealC]=unique(abs(realCoef(1,:))
), 'stable');
161 [uniqueCoefImag, UnIndexImagA, UnIndexImagC]=unique(abs(imagCoef(1,:))
), 'stable');

163 disp('genDftModule: shifted row-repeat-pattern detected');
if numberOfc coefficients > 1
    [limitPoints, signType]=analyzePattern(nPoints, realCoef(1,:),
imagCoef(1,:));
    if ~any(signType) || ~any(limitPoints) %not detected sign type
or limit point type
        result=0;
    else
        realCoefGen=abs(realCoef(1,1:numberOfc coefficients));
        imagCoefGen=abs(imagCoef(1,1:numberOfc coefficients));
    end
    else %number of coef < 1
        result=0;
    end
    else %not a row pattern!
        result=0;
    end
end %result==0
179
if result == 0
    result = 4; %assume complex column pattern
    realcolumnMatch=ismember(unique(abs(realCoef(:,1)), 'stable'),
unique(
abs(realCoef(:,2)), 'stable')));
    imagcolumnMatch=ismember(unique(abs(imagCoef(:,1)), 'stable'),
unique(
abs(imagCoef(:,2)), 'stable')));
    numberOfc coefficients=length(realcolumnMatch);

```

```

185 %find the pattern offset between rows this is the difference between
186 the first coefficient of the pattern
187 %and starting coefficient of the second column. this offset is constant
188 %between columns!
189 %current columns first coefficient number + offset = next columns first
190 %coefficient number
191 matchingNextcolumnIndex=intersect(find(realCoef(:,1) == realCoef(1,2)) ,
192 find(imagCoef(:,1) == imagCoef(1,2)));
193 %checks that the number of coefficients are the same in each coloumnm
194 if sum(realcolumnMatch) == length(realcolumnMatch) && sum(
195 imagcolumnMatch) == length(imagcolumnMatch) && sum(realcolumnMatch)==
196 sum(imagcolumnMatch) && ~isempty(matchingNextcolumnIndex)
197 disp('genDftModule: complex column pattern detected, analysing... ')
198 ;
199 invertOnSample=false; %we dont support complex column + inverted
200 sample yet
201 nextcolumnOffset=matchingNextcolumnIndex(1)-1; %only select the
202 first full match
203 [uniqueCoefReal , UnIndexRealA , UnIndexRealC]=unique(abs(realCoef(:,1)
204 ),'stable');
205 [uniqueCoefImag , UnIndexImagA , UnIndexImagC]=unique(abs(imagCoef(:,1)
206 ),'stable');
207 realCoefGen=abs(realCoef(1:numberOfcoefficients,1));
208 imagCoefGen=abs(imagCoef(1:numberOfcoefficients,1));
209 else
210 result=0;
211 end
212 end %result==0

213 if result == 0
214 result =6; %assume row and column pattern the end all be all class of
215 pattern
216 %this can deal with literally EVERYTHING you throw at it
217 MatchingRows=zeros(1,nPoints);
218 for matchRow=1:nPoints
219     for row=1:nPoints
220         if realCoef(matchRow,:)==realCoef(row,:) & imagCoef(matchRow,:)
221 ==imagCoef(row,:)
222             MatchingRows(row)=matchRow;
223         elseif realCoef(matchRow,:)== -realCoef(row,:) & imagCoef(
224 matchRow,:)== -imagCoef(row,:)
225             MatchingRows(row)==matchRow;
226         end
227     end
228 end

```

```

215     if isempty( find( MatchingRows==0) )
216         break %stop matching if everything has been matched
217     end
218 end
219 UniqueRowsCounts=unique( abs( MatchingRows) );
220
221 realCoefCont=[];
222 imagCoefCont=[];
223 for row=1:length(UniqueRowsCounts) %assemble a list of unique
224     coefficients
225         realCoefCont=[realCoefCont realCoef( UniqueRowsCounts(row) ,:) ];
226         imagCoefCont=[imagCoefCont imagCoef( UniqueRowsCounts(row) ,:) ];
227     end
228 [ uniqueCoefReal , UnIndexRealA , UnIndexRealC]=unique( abs( realCoefCont ) , 'stable' );
229 [ uniqueCoefImag , UnIndexImagA , UnIndexImagC]=unique( abs( imagCoefCont ) , 'stable' );
230 %checks we have some unique rows and we have matched them all
231 if all( UnIndexRealC==UnIndexImagC) && isempty( find( MatchingRows==0,1) )
232     disp('genDftModule: complex row and column pattern detected');
233
234
235     realCoefGen=uniqueCoefReal;
236     imagCoefGen=uniqueCoefImag;
237     numberOfcCoefficients=length( uniqueCoefReal);
238 else
239     result=0;
240 end
241 end %result==
242
243 disp(['genDftModule: finished analysis , Pattern ID: ' num2str(result)]);
244
245 if (result==3 || result==2 || result==8) && generateFile(1) %complex row
246     pattern
247     coefCounterWidth=nextpow2( numberOfcCoefficients);
248     %open output file
249     fileID = fopen( outputFileName , 'w' );
250     writeHeader( fileID , nPoints , outputDftTerm , inputBitwidth ,
251     accuoutputBitwidth , twoCycle);
252     fprintf( fileID , 'parameter ctr_width=%d;\n' , nextpow2( nPoints));
253     fprintf( fileID , 'parameter coef_width=%d;\n' , coefCounterWidth);
254     fprintf( fileID , 'parameter coef_limit=%d; //number of coefficients -1\n' ,
255     numberOfcCoefficients-1);

```

```

    fprintf(fileID , 'parameter Opt_width=%d; //Output data width\n',
accououtputBitwidth);
253   fprintf(fileID , 'parameter Inp_width=%d; //Input data width\n',
inputBitwidth);
    if ~isempty(limitPoints)
255     fprintf(fileID , 'parameter coef_steps_per_row=%d; //change of index
of starting coefficient per row\n', nextRowOffset);
    end

257
writeStandardWiresAndRegs(fileID , twoCycle);

259
writeGenericRowPatternWiresRegs(fileID , twoCycle , limitPoints , signType ,
invertOnRow);
261 instantiateAccu(fileID , accumulatorBitwidth , twoCycle);
instantiateMult(fileID , nPoints , outputDftTerm , twoCycle);
263 writeResetLogic(fileID , twoCycle);
if twoCycle
    printSamplestrobe(fileID );
end
267 if invertOnRow
    printRowInvert(fileID );
end
%writeGenericCounters(fileID , twoCycle);
271 if isempty(limitPoints) %if this is a simple pattern
    writeSimpleLookupTable(fileID , realCoef(1,:) , imagCoef(1,:) ,
UnIndexRealC , 'columnCnt');
273 else
    writeGenericRowPatternCounters(fileID , twoCycle , limitPoints ,
signType);
    writeGenericSignTable(fileID , realCoef(1,1:numberOfcoefficients) ,
imagCoef(1,1:numberOfcoefficients));
end
%writeGenericStateMachine(fileID , twoCycle);
277 fprintf(fileID , 'endmodule\n\n');
279 if twoCycle
    writeMultiplier_2cy(fileID , nPoints , outputDftTerm);
else
    writeMultiplier_1cy(fileID , nPoints , outputDftTerm);
end
283 fclose(fileID); %close output file
285 generateFixedMultiplier(0 , nPoints , inputBitwidth , coefFracBitwidth ,
coefFracBitwidth , outputDftTerm , realCoefGen , generateFile);

```

```

287 generateFixedMultiplier(1, nPoints, inputBitwidth, coefFracBitwidth,
288 coefFracBitwidth, outputDftTerm, imagCoefGen, generateFile);

289 end %end of shifted-row-pattern HDL generation
290
291 if (result==4 || result==1 || result == 7) && generateFile(1) %complex
292     column pattern
293     coefCounterWidth=nextpow2(numberOfcoefficients);
294     %open output file
295     fileID = fopen(outputFileName, 'w');
296     %start writing the customized multiplier module
297     writeHeader(fileID, nPoints, outputDftTerm, inputBitwidth,
298     accuoutputBitwidth, twoCycle);
299     fprintf(fileID, 'parameter coef_width=%d;\n', coefCounterWidth);
300     fprintf(fileID, 'parameter ctr_width=%d;\n', nextpow2(nPoints));
301     fprintf(fileID, 'parameter column_limit=%d; //when this is reached
302     calculation is done\n', nPoints-1);
303     fprintf(fileID, 'parameter coef_limit=%d; //number of coefficients-1\n',
304     , numberOfcoefficients-1);
305     fprintf(fileID, 'parameter Opt_width=%d; //Output data width\n',
306     accuoutputBitwidth);
307     fprintf(fileID, 'parameter Inp_width=%d; //Input data width\n',
308     inputBitwidth);
309     if nextcolumnOffset>0
310         fprintf(fileID, 'parameter coef_steps_per_sample=%d; //change of
311         coefficient per sample\n', nextcolumnOffset);
312         fprintf(fileID, 'parameter modulo=%d; //coefficient modulus\n',
313         nPoints);
314     end

315     writeStandardWiresAndRegs(fileID, twoCycle);

316     writeGenericColumnPatternWiresRegs(fileID, twoCycle, nextcolumnOffset,
317     invertOnSample);
318     instantiateAccu(fileID, accumulatorBitwidth, twoCycle);
319     instantiateMult(fileID, nPoints, outputDftTerm, twoCycle);
320     writeResetLogic(fileID, twoCycle);
321     if twoCycle
322         printSamplestrobe(fileID);
323     end
324     if invertOnSample
325         printSampleInvert(fileID);
326     end

```

```

321 %writeGenericCounters( fileID , twoCycle) ;
322 if nextcolumnOffset>0
323     writeColumnPatternCounters( fileID , twoCycle , realCoef (:,1) ,
324         imagCoef (:,1)) ;
325     writecolumnPatternLookupTable( fileID , realCoef (:,1) , imagCoef (:,1) ,
326         UnIndexRealC) ;
327 else
328     writeSimpleLookupTable( fileID , realCoef (:,1) , imagCoef (:,1) ,
329         UnIndexRealC , 'rowCnt') ;
330 end
331 %writeGenericStateMachine( fileID , twoCycle) ;
332 fprintf( fileID , 'endmodule\n\n') ;
333 if twoCycle
334     writeMultiplier_2cy( fileID , nPoints , outputDftTerm) ;
335 else
336     writeMultiplier_1cy( fileID , nPoints , outputDftTerm) ;
337 end
338 fclose( fileID ) ; %close output file
339 generateFixedMultiplier( 0 , nPoints , inputBitwidth , coeffFracBitwidth ,
340     coeffFracBitwidth , outputDftTerm , realCoefGen , generateFile) ;
341 generateFixedMultiplier( 1 , nPoints , inputBitwidth , coeffFracBitwidth ,
342     coeffFracBitwidth , outputDftTerm , imagCoefGen , generateFile) ;
343 end %end of shifted-row-pattern HDL generation
344
345 if result==5 && generateFile(1) %trivial pattern
346     %open output file
347     fileID = fopen( outputFileName , 'w' ) ;
348     writeHeader( fileID , nPoints , outputDftTerm , inputBitwidth ,
349         accuoutputBitwidth , twoCycle) ;
350     fprintf( fileID , 'parameter coef_width=%d;\n' , 1) ;
351     fprintf( fileID , 'parameter ctr_width=%d;\n' , nextpow2( nPoints )) ;
352     fprintf( fileID , 'parameter column_limit=%d; //when this is reached
353         calculation is done\n' , nPoints -1) ;
354     fprintf( fileID , 'parameter Opt_width=%d; //Output data width\n' ,
355         accuoutputBitwidth) ;
356     fprintf( fileID , 'parameter Inp_width=%d; //Input data width\n' ,
357         inputBitwidth) ;
358     writeStandardWiresAndRegs( fileID , twoCycle) ;
359     if realCoef( 1 ,1)>=0
360         realSign=0;
361     else
362         realSign=1;
363     end
364     if imagCoef( 1 ,1)>=0

```

```

    imagSign=0;
357  else
      imagSign=1;
359  end
360  writeTrivialPatternWiresRegs(fileID , twoCycle);
361  instantiateAccu(fileID , accumulatorBitwidth , twoCycle);
362  instantiateMult(fileID , nPoints , outputDftTerm , twoCycle);
363  writeResetLogic(fileID , twoCycle);
364  if twoCycle
365    printSamplestrobe(fileID );
366  end
367  %writeGenericCounters(fileID ,twoCycle);
368  writeTrivialPatternCounters(fileID , twoCycle , realSign , imagSign ,
369    flipRealOnSample ,flipRealOnRow , flipImagOnSample , flipImagOnRow) ;
370  %writeGenericStateMachine(fileID , twoCycle);
371  fprintf(fileID , 'endmodule\n\n');
372  if twoCycle
373    writeMultiplier_2cy(fileID ,nPoints ,outputDftTerm);
374  else
375    writeMultiplier_1cy(fileID ,nPoints ,outputDftTerm);
376  end
377  fclose(fileID); %close output file
378  generateFixedMultiplier(0,nPoints ,inputBitwidth , coefFracBitwidth ,
379  coefFracBitwidth , outputDftTerm , realCoefGen ,generateFile);
380  generateFixedMultiplier(1,nPoints ,inputBitwidth , coefFracBitwidth ,
381  coefFracBitwidth , outputDftTerm , imagCoefGen ,generateFile);
382  end %end of trivial pattern HDL generation

383 if result==6 && generateFile(1) %complex row & column pattern
384   coefCounterWidth=nextrpow2(numberOfcoefficients);
385   %open output file
386   fileID = fopen(outputFileName , 'w' );
387   writeHeader(fileID ,nPoints , outputDftTerm ,inputBitwidth ,
388   accuoutputBitwidth , twoCycle);
389   fprintf(fileID , 'parameter coef_width=%d;\n' , coefCounterWidth);
390   fprintf(fileID , 'parameter ctr_width=%d;\n' , nextrpow2(nPoints));
391   fprintf(fileID , 'parameter column_limit=%d; //when this is reached
392   calculation is done\n' , nPoints-1);
393   fprintf(fileID , 'parameter coef_limit=%d; //number of coefficients -1\n'
394   , numberOfcoefficients-1);
395   fprintf(fileID , 'parameter Opt_width=%d; //Output data width\n',
396   accuoutputBitwidth);
397   fprintf(fileID , 'parameter Inp_width=%d; //Input data width\n',
398   inputBitwidth);

```

```

        fprintf(fileID , 'parameter idx_width=%d; //row index width\n' , nextpow2
        (max(MatchingRows)));
393    writeStandardWiresAndRegs(fileID , twoCycle);
394    writeRowAndColumnPatternWiresRegs(fileID , twoCycle , ~all(MatchingRows
>0));
395    instantiateAccu(fileID , accumulatorBitwidth , twoCycle);
396    instantiateMult(fileID , nPoints , outputDftTerm , twoCycle);
397    writeResetLogic(fileID , twoCycle);
398    if twoCycle
399        printSamplestrobe(fileID );
400    end
401    %writeGenericCounters(fileID , twoCycle);
402    writeUniqueRowLookupTable(fileID , MatchingRows , ~all(MatchingRows>0));
403    writeRowAndColumnPatternLookupTable(fileID , nPoints , realCoefCont ,
imagCoefCont , UnIndexRealC , MatchingRows);
404    %writeGenericStateMachine(fileID , twoCycle);
405    fprintf(fileID , 'endmodule\n\n');
406    if twoCycle
407        writeMultiplier_2cy(fileID , nPoints , outputDftTerm);
408    else
409        writeMultiplier_1cy(fileID , nPoints , outputDftTerm);
410    end
411    fclose(fileID); %close output file
412    generateFixedMultiplier(0,nPoints,inputBitwidth , coefFracBitwidth ,
coefFracBitwidth , outputDftTerm , realCoefGen , generateFile);
413    generateFixedMultiplier(1,nPoints,inputBitwidth , coefFracBitwidth ,
coefFracBitwidth , outputDftTerm , imagCoefGen , generateFile);
414    end %end of row and column pattern HDL generation
415
416    disp(['genDftModule: end of run for Output Term: ', num2str(outputDftTerm)
]);
417
418    end %of function gendiftmodule()

419

420 % run the external fixed multiplier generator program
421 function generateFixedMultiplier(realImag , nPoints , inputBitwidth ,
constantWidth , FracWidth , outputDftTerm , coefficients , generateFile)
422
423    if realImag == 1 %% 0=real 1=imag
424        multipliername=sprintf('constMul_I%dx%d_%d_%d.v' , nPoints , nPoints ,
outputDftTerm(1) , outputDftTerm(2));
425        modulename=sprintf('adderchainI%dx%d_%d_%d' , nPoints , nPoints ,
outputDftTerm(1) , outputDftTerm(2));

```

```

427     else
428         multipliername=sprintf('constMul_R%dx%d_%d_%d.v', nPoints, nPoints,
429                               outputDftTerm(1), outputDftTerm(2));
430         modulename=sprintf('adderchainR%dx%d_%d_%d', nPoints, nPoints,
431                               outputDftTerm(1), outputDftTerm(2));
432     end
433     coefficientString='';
434     for n=1:length(coefficients)
435         coefficientString = [coefficientString, ' ', num2str(round(
436         coefficients(n)*2^constantWidth))];
437     end
438     if generateFile(2) && generateFile(3)
439         if ispc
440             command=sprintf('multiplierGen\kmult.exe -o %s -i %d -c %d -f
441 %d -O 1 %s', ...
442                         multipliername, inputBitwidth, constantWidth, FracWidth,
443                         coefficientString);
444         else
445             command=sprintf('./multiplierGen/kmult -o %s -i %d -c %d -f %d
446 -O 1 %s', ...
447                         multipliername, inputBitwidth, constantWidth, FracWidth,
448                         coefficientString);
449         end
450         status=system(command);
451         if status == 0
452             % rename the module to the correct name
453             fid = fopen(multipliername,'rt');
454             X = fread(fid);
455             fclose(fid);
456             X = char(X.');
457             Y = strrep(X, 'adderchain',modulename);
458             fid = fopen(multipliername,'wt');
459             fwrite(fid,Y);
460             fclose(fid);
461         end
462     elseif generateFile(2)
463         disp(['genDftModule: NOT using kmult, using fallback']);
464         fileID = fopen(multipliername,'w');
465         fprintf(fileID, '*****\n');
466         fprintf(fileID, '*** fixed multiplier ***\n');
467         fprintf(fileID, '*****\n');
468         fprintf(fileID, 'module %s\n',modulename);
469         fprintf(fileID, '(\n\t');
470         fprintf(fileID, 'input signed [%d:0] INA,\n\t',inputBitwidth-1);

```

```

        fprintf(fileID , 'input [%d:0] control,\n\t',nextpow2(length(
coefficients))-1);
465      fprintf(fileID , 'output signed [%d:0] Q\n\t', inputBitwidth-1);
        fprintf(fileID , 'reg signed [%d:0] mulresult;\n\t',inputBitwidth-1+
constantWidth+2);
467      fprintf(fileID , 'always @(control or INA)\n\t\t');
        fprintf(fileID , 'case(control)\n\t\t\t');

469      for count = 0:length(coefficients)-1
471          integerCoef=round(coefficients(count+1)*2^constantWidth);
        if count ~= length(coefficients)-1
473          if integerCoef==2^constantWidth
              fprintf(fileID , '%d''d%d: mulresult <= {INA[%d],INA[%d]
],INA,%d''d0};\n\t\t\t',nextpow2(length(coefficients)),count,
inputBitwidth-1,inputBitwidth-1,constantWidth);
475          elseif integerCoef==0
              fprintf(fileID , '%d''d%d: mulresult <= %d''sd0;\n\t\t\t'
',nextpow2(length(coefficients)),count,inputBitwidth+constantWidth+2);
477          else
              fprintf(fileID , '%d''d%d:\n\t\t\t',nextpow2(length(
coefficients)),count);
              fprintf(fileID , 'mulresult <= INA*%d''sd%d;\n\t\t\t',
constantWidth+2,integerCoef );
479          end
481      else
483          if integerCoef==2^constantWidth
              fprintf(fileID , 'default: mulresult <= {INA[%d],INA[%d]
],INA,%d''d0};\n\t\t\t',inputBitwidth-1,inputBitwidth-1,constantWidth);
485          elseif integerCoef==0
              fprintf(fileID , 'default: mulresult <= %d''sd0;\n\t\t\t'
',inputBitwidth+constantWidth+2);
487          else
              fprintf(fileID , 'default:\n\t\t\t');
              fprintf(fileID , 'mulresult <= INA*%sd''d%d;\n\t\t\t',
constantWidth+2,integerCoef );
489          end
491      end
493      fprintf(fileID , 'endcase\n\t');
495      fprintf(fileID , 'assign Q = mulresult[%d:%d];\n\t',inputBitwidth-1+
constantWidth,constantWidth);
        fprintf(fileID , 'endmodule\n');
        fclose(fileID);
    end

```

```

497 end

499 function writeHeader(fileID, nPoints, outputDftTerm, inputBitwidth,
    outputBitwidth, twoCycle)

501 fprintf(fileID, '*****\n');
502 fprintf(fileID, '*** Coefficient Module (%2d, %2d) ***\n',
    outputDftTerm(1), outputDftTerm(2));
503 fprintf(fileID, '*** Transform Size: %dx%d ***\n',
    nPoints, nPoints);
504 fprintf(fileID, '*** Built: %s ***\n', datetime('now'));
505 fprintf(fileID, '*** generated by brute2Dft framework ***\n');
506 fprintf(fileID, '*** written by Martin Willimczik ***\n');
507 fprintf(fileID, '*****\n');
508 if twoCycle
509     fprintf(fileID, 'module coefficient_%dx%d_%d_2cy(\n\t', nPoints,
    nPoints, outputDftTerm(1), outputDftTerm(2));
510 else
511     fprintf(fileID, 'module coefficient_%dx%d_%d_1cy(\n\t', nPoints,
    nPoints, outputDftTerm(1), outputDftTerm(2));
512 end
513 fprintf(fileID, 'input CLK,\n\t');
514 fprintf(fileID, 'input nReset,\n\t');
515 fprintf(fileID, 'input start,\n\t');
516 fprintf(fileID, 'input MultiplierEn,\n\t');
517 fprintf(fileID, 'input AccEnable,\n\t');
518 fprintf(fileID, 'input en_coef_cnt,\n\t');
519 fprintf(fileID, 'input [%d:0] columnCnt,\n\t', nextpow2(nPoints)-1);
520 fprintf(fileID, 'input row_strobe,\n\t');
521 fprintf(fileID, 'input [%d:0] rowCnt,\n\t', nextpow2(nPoints)-1);
522 fprintf(fileID, 'input [%d:0] real_IN,\n\t', inputBitwidth-1);
523 fprintf(fileID, 'input [%d:0] imag_IN,\n\t', inputBitwidth-1);
524 fprintf(fileID, 'output [%d:0] real_OUT,\n\t', outputBitwidth-1);
525 fprintf(fileID, 'output [%d:0] imag_OUT\n)', outputBitwidth-1);

526
527 end

528 function writeStandardWiresAndRegs(fileID, twoCycle)
529     fprintf(fileID, '*****\n');
530     fprintf(fileID, '*** wires & regs ***\n');
531     fprintf(fileID, '*****\n');
532     fprintf(fileID, 'reg [coef_width-1:0] coef_cnt; // coefficient selector
    lines\n');

```

```

535     fprintf(fileID , 'reg coefSign_real , coefSign_imag; //coefficient sign\n');
536     );
537     fprintf(fileID , 'reg start_reg; //de-glitches start input for reset\n');
538     ;
539     fprintf(fileID , 'wire nRESET_int;\n');
540     if twoCycle
541         fprintf(fileID , 'wire [Inp_width-1:0] multOutR, multOutI; //output
from mult module\n');
542     else
543         fprintf(fileID , 'wire [Inp_width:0] multOutR, multOutI; //output
from mult module\n');
544     end
545
546     fprintf(fileID , 'wire accuInvertReal, accuInvertImag; //add-subtract
control for accumulator\n');
547     if twoCycle
548         fprintf(fileID , 'reg sample_strobe; //signifies next sample');
549     end
550     fprintf(fileID , '\n');
551
552 function writeGenericRowPatternWiresRegs(fileID , twoCycle , limitPoints ,
signType , invertOnRowNeeded)
553     if isempty(limitPoints)
554         invert_imag_needed=false;
555         invert_real_needed=false;
556     else
557         if (signType(2)==1)
558             invert_imag_needed=false;
559         else
560             invert_imag_needed=true;
561         end
562         if (signType(1)==1)
563             invert_real_needed=false;
564         else
565             invert_real_needed=true;
566         end
567         fprintf(fileID , 'reg [coef_width-1:0] next_coef_cnt;\n');
568         fprintf(fileID , 'reg [ctr_width-1:0] next_coef_step_counter;\n');
569     end
570     if ~isempty(limitPoints)
571         fprintf(fileID , 'reg next_coef_direction , coef_direction; // /up
down\n');
572     end

```

```

573     if ~isempty(limitPoints)
574         if twoCycle == 1
575             fprintf(fileID , 'wire coefCntrEnable = en_coef_cnt & ~
sample_strobe;\n');
576         else
577             fprintf(fileID , 'wire coefCntrEnable = en_coef_cnt;\n');
578         end
579     end
580     if invertOnRowNeeded
581         fprintf(fileID , 'reg invert_both_signs;\n');
582     end
583     if invert_imag_needed
584         fprintf(fileID , 'reg invert_imag_sign , next_invert_imag_sign; //'
585         'invert imaginary sign\n');
586         fprintf(fileID , 'wire negateImag = invert_imag_sign ^ coefSign_imag
;\n');
587         elseif invertOnRowNeeded
588             fprintf(fileID , 'wire negateImag = invert_both_signs ^'
589             'coefSign_imag;\n');
590         else
591             fprintf(fileID , 'wire negateImag = coefSign_imag;\n');
592         end
593     if invert_real_needed
594         fprintf(fileID , 'reg invert_real_sign , next_invert_real_sign; //'
595         'invert real sign\n');
596         fprintf(fileID , 'wire negateReal = invert_real_sign ^ coefSign_real
;\n');
597         elseif invertOnRowNeeded
598             fprintf(fileID , 'wire negateReal = invert_both_signs ^'
599             'coefSign_real;\n');
600         else
601             fprintf(fileID , 'wire negateReal = coefSign_real;\n');
602         end
603     fprintf(fileID , '\n');
604 end
605
function writeGenericColumnPatternWiresRegs(fileID , twoCycle ,
nextcolumnOffset , invertOnSample)
606     if nextcolumnOffset>0
607         fprintf(fileID , 'reg [coef_width-1:0] next_coef_cnt;\n');
608         fprintf(fileID , 'reg next_imag_sign , next_real_sign;\n');
609         fprintf(fileID , 'reg [ctr_width-1:0] full_coef_cnt , modulo_add_out
;\n');

```

```

607     fprintf(fileID , 'reg [ctr_width:0] modulo_sum, modulo_sum_minus_mod
;\\n');
608 end
609
610 if nextColumnOffset>0
611   if twoCycle
612     fprintf(fileID , 'wire coefCntrEnable = en_coef_cnt & ~
sample_strobe;\\n');
613   else
614     fprintf(fileID , 'wire coefCntrEnable = en_coef_cnt;\\n');
615   end
616   fprintf(fileID , 'wire [ctr_width-1:0] full_next_coef_cnt;\\n');
617 else
618   fprintf(fileID , 'wire coefCntrEnable = en_coef_cnt & row_strobe & ~
sample_strobe;\\n');
619 end
620 if invertOnSample
621   fprintf(fileID , 'reg invert_both_signs;\\n');
622   fprintf(fileID , 'wire negateReal = invert_both_signs ^
coefSign_real;\\n');
623   fprintf(fileID , 'wire negateImag = invert_both_signs ^
coefSign_imag;\\n');
624 else
625   fprintf(fileID , 'wire negateReal = coefSign_real;\\n');
626   fprintf(fileID , 'wire negateImag = coefSign_imag;\\n');
627 end
628 fprintf(fileID , '\\n');
629 end
630
631 function writeRowAndColumnPatternWiresRegs(fileID , twoCycle ,
signInvertNeeded)
632   fprintf(fileID , 'reg [idx_width-1:0] rowIdx; //which row lookup to
select\\n');
633   if signInvertNeeded
634     fprintf(fileID , 'reg invert_both_signs;\\n');
635     fprintf(fileID , 'wire negateReal = invert_both_signs ^
coefSign_real;\\n');
636     fprintf(fileID , 'wire negateImag = invert_both_signs ^
coefSign_imag;\\n');
637   else
638     fprintf(fileID , 'wire negateReal = coefSign_real;\\n');
639     fprintf(fileID , 'wire negateImag = coefSign_imag;\\n');
640   end
641   fprintf(fileID , '\\n');

```

```

end
643
function writeTrivialPatternWiresRegs(fileID , twoCycle)
645   fprintf(fileID , 'reg next_coefSign_real;\n');
646   fprintf(fileID , 'wire negateReal = coefSign_real;\n');
647   fprintf(fileID , 'wire negateImag = coefSign_imag;\n');
648   fprintf(fileID , '\n');
649 end

651 function writeResetLogic(fileID , twoCycle)
652   fprintf(fileID , '*****\n');
653   fprintf(fileID , '*** reset logic ***\n');
654   fprintf(fileID , '*****\n');
655   if twoCycle
656     fprintf(fileID , 'always@(posedge CLK)\nbegin\n\tstart_reg <= #1
657 start;\nend\n');
658   else
659     fprintf(fileID , 'always@(start)\nbegin\n\tstart_reg <= #1 start;\n
660 end\n');
661   fprintf(fileID , 'assign #1 nRESET_int = nReset & ~start_reg; //reset on
662 external reset or start\n\n');
663 end

664
665 function instanciateAccu(fileID , accuWidth , twoCycle)
666   if twoCycle
667     fprintf(fileID , 'dft_accumulator #(Opt_width(Opt_width) ,
668 Inp_width(Inp_width) , .acc_width(%d)) accu\n', accuWidth);
669   else
670     fprintf(fileID , 'dft_accumulator #(Opt_width(Opt_width) ,
671 Inp_width(Inp_width+1) , .acc_width(%d)) accu\n', accuWidth);
672   fprintf(fileID , '(\n\tCLK,\n\tRESET_int,\n\t');
673   fprintf(fileID , 'accuInvertReal,\n\taccuInvertImag,\n\t');
674   fprintf(fileID , 'AccEnable,\n\tmultOutR,\n\tmultOutI,\n\t');
675   fprintf(fileID , 'real_OUT,\n\timag_OUT\n);');
676 end

677
678 function instanciateMult(fileID , nPoints , outputDftTerm , twoCycle)
679   if twoCycle == 1
680     fprintf(fileID , 'constMul_%dx%d_%d_%d_2cy ', nPoints , nPoints ,
681 outputDftTerm(1) , outputDftTerm(2));
682   else

```

```

    fprintf(fileID , 'constMul_%dx%d_%d_%d_1cy' , nPoints , nPoints ,
outputDftTerm(1) , outputDftTerm(2)) ;
681 end
    fprintf(fileID , '#(.Inp_width(Inp_width) , .coef_width(coef_width))
multiplier\n') ;
683 fprintf(fileID , '(\n\tCLK,\n\t') ;
    fprintf(fileID , 'nRESET_int,\n\t') ;
685 fprintf(fileID , 'MultiplierEn,\n\t') ;
    fprintf(fileID , 'coef_cnt,\n\t') ;
687 fprintf(fileID , 'negateReal,\n\t') ;
    fprintf(fileID , 'negateImag,\n\t') ;
689 if twoCycle == 1
        fprintf(fileID , 'sample_strobe,\n\t') ;
691 end
    fprintf(fileID , 'real_IN,\n\t') ;
693 fprintf(fileID , 'imag_IN,\n\t') ;
    fprintf(fileID , 'multOutR,\n\t') ;
695 fprintf(fileID , 'multOutI,\n\t') ;
    fprintf(fileID , 'accuInvertReal,\n\t') ;
697 fprintf(fileID , 'accuInvertImag\n);\n') ;
end
699
%Prints sample strobe logic
701 function printSamplestrobe(fileID)
    fprintf(fileID , '*****\n') ;
703    fprintf(fileID , '*** sample strobe ***\n') ;
    fprintf(fileID , '*****\n') ;
705    fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\nbegin\n\t') ;
    fprintf(fileID , 'if (!nRESET_int) // synchronizes sample_strobe\n\t') ;
707    fprintf(fileID , 'sample_strobe <= #1 1'b0;\n\t') ;
    fprintf(fileID , 'else if (MultiplierEn)\n\t') ;
709    fprintf(fileID , 'sample_strobe <= #1 ~sample_strobe;\n\t') ;
    fprintf(fileID , 'else\n\t\tsample_strobe <= #1 sample_strobe;\nend\n') ;
711 end
713
%Prints sample invert logic
714 function printSampleInvert(fileID)
    fprintf(fileID , '*****\n') ;
715    fprintf(fileID , '*** sample Invert ***\n') ;
    fprintf(fileID , '*****\n') ;
717    fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
719    fprintf(fileID , 'begin\n') ;
    fprintf(fileID , 'if (!nRESET_int)\n') ;
721    fprintf(fileID , '    invert_both_signs <= #1 1'b0;\n') ;

```

```

    fprintf(fileID , ' else if (~sample_strobe)\n');
723    fprintf(fileID , ' invert_both_signs <= ~invert_both_signs;\n');
    fprintf(fileID , 'end\n');

725 end

727 %Prints sample invert logic
function printRowInvert(fileID)
    fprintf(fileID , '/*****\n');
    fprintf(fileID , '** row Invert **/\n');
731    fprintf(fileID , '/*****\n');
    fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n');
733    fprintf(fileID , 'begin\n');
    fprintf(fileID , ' if (!nRESET_int)\n');
735    fprintf(fileID , ' invert_both_signs <= #1 1''b0;\n');
    fprintf(fileID , ' else if (row_strobe & ~sample_strobe)\n');
737    fprintf(fileID , ' invert_both_signs <= ~invert_both_signs;\n');
    fprintf(fileID , 'end\n');

739 end

741 %creates the specific multiplier module for two clk per sample
%the only customized parts are the instantiation of the fixed multipliers
743 function writeMultiplier_2cy(fileID , nPoints , outputDftTerm)

745    fprintf(fileID , '/*****\n');
    fprintf(fileID , '** complex multiplier **/\n');
747    fprintf(fileID , '/*****\n');
    fprintf(fileID , 'module constMul_%dx%d_%d_2cy\n\t', nPoints , nPoints ,
outputDftTerm(1) , outputDftTerm(2));
    fprintf(fileID , '#(parameter Inp_width=12, coef_width=3)\n\t(\n\t');
    fprintf(fileID , 'input CLK,\n\tinput nReset,\n\tinput enable,\n\tinput
[coef_width-1:0] coefficient,\n\t');
    fprintf(fileID , 'input negateReal,\n\tinput negateImag,\n\t');
    fprintf(fileID , 'input sample_strobe,\n\t');
    fprintf(fileID , 'input signed [Inp_width-1:0] inReal,\n\tinput signed [
Inp_width-1:0] inImag,\n\t');
    fprintf(fileID , 'output signed [Inp_width-1:0] outReal,\n\toutput
signed [Inp_width-1:0] outImag,\n\t');
    fprintf(fileID , 'output negateRealOut,\n\toutput negateImagOut\n\t);
    fprintf(fileID , '//register\n\t');
755    fprintf(fileID , 'reg signed [Inp_width-1:0] realMulOut_reg,
imagMulOut_reg;\n\t');
    fprintf(fileID , 'reg signed [Inp_width-1:0] realIn_reg , imagIn_reg;\n\t
');

```

```

759     fprintf(fileID , 'reg negateReal_reg , negateImag_reg , negateReal_reg2 ,
760             negateImag_reg2;\n\t');
761     fprintf(fileID , 'reg [coef_width-1:0] coefficient_reg;\n\t');
762     fprintf(fileID , '// wires\n\t');
763     fprintf(fileID , 'wire signed [Inp_width-1:0] realMulOut , imagMulOut;\n\t');
764     fprintf(fileID , 'wire signed [Inp_width-1:0] realMulIn , imagMulIn;\n\t');

765     fprintf(fileID , '//fixed multiplier instances\n\t');
766     fprintf(fileID , 'adderchainR%dx%d_%d_%d realMultiplier(realMulIn ,
767             coefficient_reg , realMulOut);\n\t', nPoints , nPoints , outputDftTerm(1) ,
768             outputDftTerm(2));
769     fprintf(fileID , 'adderchainI%dx%d_%d_%d imagMultiplier(imagMulIn ,
770             coefficient_reg , imagMulOut);\n\t\n\t', nPoints , nPoints , outputDftTerm(1)
771             , outputDftTerm(2));

772     fprintf(fileID , 'assign realMulIn = (!sample_strobe) ? realIn_reg :
773             imagIn_reg;\n\t');
774     fprintf(fileID , 'assign imagMulIn = (!sample_strobe) ? realIn_reg :
775             imagIn_reg;\n\t');
776     fprintf(fileID , 'assign outReal = (sample_strobe) ? realMulOut_reg :
777             imagMulOut_reg;\n\t');
778     fprintf(fileID , 'assign outImag = (sample_strobe) ? imagMulOut_reg :
779             realMulOut_reg;\n\t');

780     fprintf(fileID , 'assign negateRealOut = (negateReal_reg2 | ~
781             sample_strobe)&(~negateImag_reg2 | sample_strobe);\n\t');
782     fprintf(fileID , 'assign negateImagOut = (negateReal_reg2 |
783             sample_strobe)&(negateImag_reg2 | ~sample_strobe);\n\t');
784     fprintf(fileID , '// register logic\n\t');
785     fprintf(fileID , 'always @ (posedge CLK, negedge nReset)\n\tbegin\n\t\t');

786     fprintf(fileID , 'if (!nReset)\n\t\tbegin\n\t\t\t');
787     fprintf(fileID , 'negateReal_reg <= #1 1''b0;\n\t\t\t');
788     fprintf(fileID , 'negateImag_reg <= #1 1''b0;\n\t\t\t');
789     fprintf(fileID , 'negateReal_reg2 <= #1 1''b0;\n\t\t\t');
790     fprintf(fileID , 'negateImag_reg2 <= #1 1''b0;\n\t\t\tend\n\t\t');
791     fprintf(fileID , 'else\n\t\tbegin\n\t\t\t');
792     fprintf(fileID , 'negateReal_reg <= #1 negateReal;\n\t\t\t');
793     fprintf(fileID , 'negateImag_reg <= #1 negateImag;\n\t\t\t');
794     fprintf(fileID , 'negateReal_reg2 <= #1 negateReal_reg;\n\t\t\t');
795     fprintf(fileID , 'negateImag_reg2 <= #1 negateImag_reg;\n\t\t\tend\n\t\t');
796     fprintf(fileID , 'always@(posedge CLK)\n\tbegin\n\t\t');

```

```

    fprintf(fileID , 'if (enable)\n\t\tbegin\n\t\t\t');
789    fprintf(fileID , 'realIn_reg <= #1 inReal;\n\t\t\t');
    fprintf(fileID , 'imagIn_reg <= #1 inImag;\n\t\t\t');
791    fprintf(fileID , 'end\n\t\t');
    fprintf(fileID , 'else\n\t\tbegin\n\t\t\t');
793    fprintf(fileID , 'realIn_reg <= realIn_reg;\n\t\t\t');
    fprintf(fileID , 'imagIn_reg <= imagIn_reg;\n\t\t\t');
795    fprintf(fileID , 'end\n\t\tend\n\t\t');
    fprintf(fileID , 'always@(posedge CLK)\n\t\tbegin\n\t\t\t');
797    fprintf(fileID , 'realMulOut_reg <= #1 realMulOut;\n\t\t\t');
    fprintf(fileID , 'imagMulOut_reg <= #1 imagMulOut;\n\t\t\t');
799    fprintf(fileID , 'coefficient_reg <= #1 coefficient;\n\t\t\t');
    fprintf(fileID , 'end\n\t\tendmodule\n\n');
801 end

803 %creates the multiplier module for 1 sample per clk
function writeMultiplier_1cy(fileID , nPoints , outputDftTerm)
805
    fprintf(fileID , '*****\n');
807    fprintf(fileID , '*** complex multiplier ***\n');
    fprintf(fileID , '*****\n');
809    fprintf(fileID , 'module constMul_%dx%d_%d_1cy\n\t',nPoints , nPoints ,
outputDftTerm(1) , outputDftTerm(2));
    fprintf(fileID , '#(parameter Inp_width=12, coef_width=3, Inp_width=12)\n\t(\n\t\t');
811    fprintf(fileID , 'input CLK,\n\t\tinput nReset,\n\t\tinput enable,\n\t\tinput
[coef_width-1:0] coefficient,\n\t\t');
    fprintf(fileID , 'input negateReal,\n\t\tinput negateImag,\n\t\t');
813    fprintf(fileID , 'input signed [Inp_width-1:0] inReal,\n\t\tinput signed [
Inp_width-1:0] inImag,\n\t\t');
    fprintf(fileID , 'output signed [Inp_width:0] outReal,\n\t\toutput signed
[Inp_width:0] outImag,\n\t\t');
815    fprintf(fileID , 'output negateRealOut,\n\t\toutput negateImagOut\n\t\t);
    fprintf(fileID , '// register\n\t\t');
817    fprintf(fileID , 'reg signed [Inp_width-1:0] realMulOut1_reg ,
imagMulOut1_reg;\n\t\t');
    fprintf(fileID , 'reg signed [Inp_width-1:0] realMulOut2_reg ,
imagMulOut2_reg;\n\t\t');
819    fprintf(fileID , 'reg signed [Inp_width-1:0] realIn_reg , imagIn_reg;\n\t\t');
    fprintf(fileID , 'reg negateReal_reg , negateImag_reg , negateReal_reg2 ,
negateImag_reg2;\n\t\t');
821    fprintf(fileID , 'reg [coef_width-1:0] coefficient_reg;\n\t\t');

```

```

823     fprintf(fileID , ' // wires\n\t') ;
824     fprintf(fileID , ' wire signed [Inp_width-1:0] realMulOut1 , realMulOut2;\n\t') ;
825     fprintf(fileID , ' wire signed [Inp_width-1:0] imagMulOut1 , imagMulOut2;\n\t\n\t') ;
826     fprintf(fileID , ' wire invertAdders = negateReal_reg2 ^ negateImag_reg2;\n\t\n\t') ;

827     fprintf(fileID , ' //fixed multiplier instances\n\t') ;
828     fprintf(fileID , ' adderchainR%dx%d_%d_%d realMultiplier1(realIn_reg , coefficient_reg , realMulOut1);\n\t', nPoints , nPoints , outputDftTerm(1) , outputDftTerm(2)) ;
829     fprintf(fileID , ' adderchainI%dx%d_%d_%d imagMultiplier1(imagIn_reg , coefficient_reg , imagMulOut1);\n\t', nPoints , nPoints , outputDftTerm(1) , outputDftTerm(2)) ;
830     fprintf(fileID , ' adderchainR%dx%d_%d_%d realMultiplier2(imagIn_reg , coefficient_reg , realMulOut2);\n\t', nPoints , nPoints , outputDftTerm(1) , outputDftTerm(2)) ;
831     fprintf(fileID , ' adderchainI%dx%d_%d_%d imagMultiplier2(realIn_reg , coefficient_reg , imagMulOut2);\n\t', nPoints , nPoints , outputDftTerm(1) , outputDftTerm(2)) ;

832     fprintf(fileID , ' assign outReal = (invertAdders) ? realMulOut1_reg + imagMulOut1_reg : realMulOut1_reg - imagMulOut1_reg;\n\t') ;
833     fprintf(fileID , ' assign outImag = (invertAdders) ? realMulOut2_reg - imagMulOut2_reg : realMulOut2_reg + imagMulOut2_reg;\n\t') ;
834     fprintf(fileID , ' assign negateRealOut = negateReal_reg2;\n\t') ;
835     fprintf(fileID , ' assign negateImagOut = negateReal_reg2;\n\t') ;
836     fprintf(fileID , ' // register logic\n\t') ;
837     fprintf(fileID , ' always @ (posedge CLK, negedge nReset)\n\tbegin\n\t\t') ;
838     fprintf(fileID , ' if (!nReset)\n\t\tbegin\n\t\t\t') ;
839     fprintf(fileID , ' \t\tnegateReal_reg <= #1 1''b0;\n\t\t') ;
840     fprintf(fileID , ' \t\tnegateImag_reg <= #1 1''b0;\n\t\t') ;
841     fprintf(fileID , ' \t\tnegateReal_reg2 <= #1 1''b0;\n\t\t') ;
842     fprintf(fileID , ' \t\tnegateImag_reg2 <= #1 1''b0;\n\t\t\tend\n\t\t') ;
843     fprintf(fileID , ' \telse\n\t\tbegin\n\t\t\t') ;
844     fprintf(fileID , ' \t\t\tnegateReal_reg <= #1 negateReal;\n\t\t\t') ;
845     fprintf(fileID , ' \t\t\tnegateImag_reg <= #1 negateImag;\n\t\t\t') ;
846     fprintf(fileID , ' \t\t\tnegateReal_reg2 <= #1 negateReal_reg;\n\t\t\t') ;
847     fprintf(fileID , ' \t\t\tnegateImag_reg2 <= #1 negateImag_reg;\n\t\t\t\tend\n\t\t') ;
848     fprintf(fileID , ' always@ (posedge CLK)\n\tbegin\n\t\t') ;
849     fprintf(fileID , ' if (enable)\n\t\tbegin\n\t\t\t') ;

```

```

851 fprintf(fileID , 'realIn_reg <= #1 inReal;\n\t\t\t') ;
852 fprintf(fileID , 'imagIn_reg <= #1 inImag;\n\t\t\t') ;
853 fprintf(fileID , 'end\n\t\t\t');
854 fprintf(fileID , 'else\n\t\t\tbegin\n\t\t\t\t') ;
855 fprintf(fileID , 'realIn_reg <= realIn_reg;\n\t\t\t\t') ;
856 fprintf(fileID , 'imagIn_reg <= imagIn_reg;\n\t\t\t\t') ;
857 fprintf(fileID , 'end\n\t\t\tend\n\t\t\t') ;
858 fprintf(fileID , 'always@(posedge CLK)\n\t\t\tbegin\n\t\t\t\t') ;
859 fprintf(fileID , 'realMulOut1_reg <= #1 realMulOut1;\n\t\t\t\t') ;
860 fprintf(fileID , 'imagMulOut1_reg <= #1 imagMulOut1;\n\t\t\t\t') ;
861 fprintf(fileID , 'realMulOut2_reg <= #1 realMulOut2;\n\t\t\t\t') ;
862 fprintf(fileID , 'imagMulOut2_reg <= #1 imagMulOut2;\n\t\t\t\t') ;
863 fprintf(fileID , 'coefficient_reg <= #1 coefficient;\n\t\t\t\t') ;
864 fprintf(fileID , 'end\n\t\t\tendmodule\n\t\t\t') ;
865 end
866
867 %writes the coefficient sign look up table to the output file
868 function writeGenericSignTable(fileID , realCoef , imagCoef)
869     fprintf(fileID , '/*****\n');
870     fprintf(fileID , '*** coef sign lookup table ***\n');
871     fprintf(fileID , '/*****\n');
872     fprintf(fileID , 'always@(*)\n\tbegin\n\t\tcase( coef_cnt)\n\t\t\t');
873     for count = 0:length(realCoef)-1
874         fprintf(fileID , '%d ''d%d:\n\t\t\tbegin\n\t\t\t\t',nextpow2(length(
875             realCoef)),count);
876         if sign(realCoef(count+1)) >=0
877             fprintf(fileID , 'coefSign_real = 1 ''b0;\n\t\t\t\t') ;
878         else
879             fprintf(fileID , 'coefSign_real = 1 ''b1;\n\t\t\t\t') ;
880         end
881         if sign(imagCoef(count+1)) >=0
882             fprintf(fileID , 'coefSign_imag = 1 ''b0;\n\t\t\t\t') ;
883         else
884             fprintf(fileID , 'coefSign_imag = 1 ''b1;\n\t\t\t\t') ;
885         end
886         fprintf(fileID , 'end\n\t\t\t');
887     end
888     fprintf(fileID , 'default:\n\t\t\tbegin\n\t\t\t\t') ;
889     fprintf(fileID , 'coefSign_real = 1 ''b0; //dontcare\n\t\t\t\t') ;
890     fprintf(fileID , 'coefSign_imag = 1 ''b0; //dontcare\n\t\t\t\t') ;
891     fprintf(fileID , 'end\n\t\t\tendcase\n\t\t\t') ;
892 end
893

```

```
%writes the coefficient sign look up table to the output file
895 function writecolumnPatternLookupTable(fileID , realCoef , imagCoef ,
896     UnIndexRealC)
897     fprintf(fileID , '*****\n');
898     fprintf(fileID , '*** coef sign & coef index lookup table ***\n');
899     fprintf(fileID , '*****\n');
900     fprintf(fileID , 'always@(*)\nbegin\n\tcase(full_next_coef_cnt)\n\t\t');
901     for count = 0:length(realCoef)-1
902         fprintf(fileID , '%d''d%d:\n\t\tbegin\n\t\t\t',nextpow2(length(
903             realCoef)),count);
904         fprintf(fileID , 'next_coef_cnt = %d''d%d;\n\t\t\t',nextpow2(max(
905             UnIndexRealC)),UnIndexRealC(count+1)-1);
906
907         if sign(realCoef(count+1)) >=0
908             fprintf(fileID , 'next_real_sign = 1''b0;\n\t\t\t');
909         else
910             fprintf(fileID , 'next_real_sign = 1''b1;\n\t\t\t');
911         end
912         if sign(imagCoef(count+1)) >=0
913             fprintf(fileID , 'next_imag_sign = 1''b0;\n\t\t\t');
914         else
915             fprintf(fileID , 'next_imag_sign = 1''b1;\n\t\t\t');
916         end
917         fprintf(fileID , 'end\n\t\t');
918
919         fprintf(fileID , 'default: //dontcare\n\t\tbegin\n\t\t\t');
920         fprintf(fileID , 'next_coef_cnt = %d''d0;\n\t\t\t',nextpow2(max(
921             UnIndexRealC)));
922         fprintf(fileID , 'next_real_sign = 1''b0;\n\t\t\t');
923         fprintf(fileID , 'next_imag_sign = 1''b0;\n\t\t\t');
924         fprintf(fileID , 'end\n\t\tendcase\n\tend\n');
925     end
926
927 %writes the coefficient sign look up table to the output file
928 function writeSimpleLookupTable(fileID , realCoef , imagCoef , UnIndexRealC ,
929     caseExpression)
930     fprintf(fileID , '*****\n');
931     fprintf(fileID , '*** coef sign & coef index lookup table ***\n');
932     fprintf(fileID , '*****\n');
933     fprintf(fileID , 'always@(*)\nbegin\n\tcase(%s)\n\t\t', caseExpression);
934     for count = 0:length(realCoef)-1
935         fprintf(fileID , '%d''d%d:\n\t\tbegin\n\t\t\t',nextpow2(length(
936             realCoef)),count);
```

```

931     fprintf(fileID , 'coef_cnt = %d' 'd%d;\n\t\t\t',nextpow2(max(
932         UnIndexRealC)) , UnIndexRealC(count+1)-1 );
933
934     if sign(realCoef(count+1)) >=0
935         fprintf(fileID , 'coefSign_real = 1''b0;\n\t\t\t');
936     else
937         fprintf(fileID , 'coefSign_real = 1''b1;\n\t\t\t');
938
939     if sign(imagCoef(count+1)) >=0
940         fprintf(fileID , 'coefSign_imag = 1''b0;\n\t\t\t');
941     else
942         fprintf(fileID , 'coefSign_imag = 1''b1;\n\t\t\t');
943
944     fprintf(fileID , 'end\n\t\t');
945
946     fprintf(fileID , 'default: //dontcare\n\t\tbegin\n\t\t\t');
947     fprintf(fileID , 'coef_cnt = %d' 'd0;\n\t\t\t',nextpow2(max(UnIndexRealC)));
948
949     fprintf(fileID , 'coefSign_real = 1''b0;\n\t\t\t');
950     fprintf(fileID , 'coefSign_imag = 1''b0;\n\t\t\t');
951     fprintf(fileID , 'end\n\t\tendcase\n\t\tend\n\t');
952
953
954 %writes the coefficient sign look up table to the output file
955 function writeUniqueRowLookupTable(fileID , MatchingRows , invertAllNeeded)
956     fprintf(fileID , '/*****\n');
957     fprintf(fileID , '*** row index lookup table ***\n');
958     fprintf(fileID , '/*****\n');
959     fprintf(fileID , 'always@(*)\nbegin\n\tcase(rowCnt)\n\t\t');
960     lutBitwidth=nextpow2(length(MatchingRows));
961
962     for count = 0:length(MatchingRows)-1
963         fprintf(fileID , '%d' 'd%d:\n\t\tbegin\n\t\t\t',lutBitwidth,count);
964         fprintf(fileID , 'rowIdx = %d' 'd%d; ',nextpow2(max(MatchingRows)),abs(
965             MatchingRows(count+1))-1);
966
967         if invertAllNeeded
968             if sign(MatchingRows(count+1)) >=0
969                 fprintf(fileID , '\n\t\t\t\tinvert_both_signs = 1''b0;');
970             else
971                 fprintf(fileID , '\n\t\t\t\tinvert_both_signs = 1''b1;');
972             end
973         end
974
975         fprintf(fileID , '\n\t\tend\n\t');
976
977     end
978
979     fprintf(fileID , 'default: //dontcare\n\t\tbegin\n\t\t\t');

```

```

973     fprintf( fileID , 'rowIdx = %d ''d0 ; ',nextpow2( max(MatchingRows)) );
973     if invertAllNeeded
974         fprintf( fileID , '\n\t\t\tinvert_both_signs = 1 ''b0 ; ');
975     end
976     fprintf( fileID , '\n\t\tend\n\t\tendcase\n\t\tend\n' );
977 end

979 function writeRowAndColumnPatternLookupTable( fileID , nPoints , realCoef ,
980     imagCoef , UnIndexRealC , MatchingRows)
981     fprintf( fileID , '/*****\n');
981     fprintf( fileID , '*** coef sign & coef index lookup table ***\n');
982     fprintf( fileID , '/*****\n');
983     fprintf( fileID , 'always@(*)\nbegin\n\tcase({rowIdx , columnCnt})\n\t\t');
984     lutBitwidth=nextpow2( max(MatchingRows))+nextpow2( nPoints) ;
985
986     for rowCount =0:max( MatchingRows)-1
987         romCount=0;
988         for count = nPoints*rowCount+1:nPoints*(rowCount+1)
989
990             fprintf( fileID , '%d ''d%d:\n\t\tbegin\n\t\t\t',lutBitwidth ,
990                 bitshift( uint16( rowCount ) , nextpow2( nPoints )+romCount );
991             fprintf( fileID , 'coef_cnt = %d ''d%d;\n\t\t\t',nextpow2( max(
991                 UnIndexRealC ) ) , UnIndexRealC( count )-1 );
992
993             if sign( realCoef( count ) ) >=0
994                 fprintf( fileID , 'coefSign_real = 1 ''b0;\n\t\t\t');
995             else
996                 fprintf( fileID , 'coefSign_real = 1 ''b1;\n\t\t\t');
997             end
998             if sign( imagCoef( count ) ) >=0
999                 fprintf( fileID , 'coefSign_imag = 1 ''b0;\n\t\t\t');
1000             else
1001                 fprintf( fileID , 'coefSign_imag = 1 ''b1;\n\t\t\t');
1002             end
1003             fprintf( fileID , 'end\n\t\t');
1004             romCount=romCount+1;
1005         end
1006     end
1007     fprintf( fileID , 'default : //dontcare\n\t\tbegin\n\t\t\t');
1008     fprintf( fileID , 'coef_cnt = %d ''d0;\n\t\t\t',nextpow2( max( UnIndexRealC
1009 )) );
1010     fprintf( fileID , 'coefSign_real = 1 ''b0;\n\t\t\t');
1011     fprintf( fileID , 'coefSign_imag = 1 ''b0;\n\t\t\t');

```

```

1011     fprintf( fileID , 'end\n\tendcase\nend\n' );
1012 end
1013
1015
1016
1017 function writeGenericRowPatternCounters( fileID , twoCycle , limitPoints ,
1018     signType )
1019     flip_real_top = signType(1)==2 || signType(1) ==4;
1020     flip_real_bottom = signType(1)==3 || signType(1) ==4;
1021     flip_imag_top=signType(2)==2 || signType(2) ==4;
1022     flip_imag_bottom=signType(2)==3 || signType(2) ==4;
1023     hold_top=false ;
1024     hold_bottom=false ;
1025     %analyze upper limit of counter
1026     if any(ismember(limitPoints ,1))
1027         %upper hold point + count up (no-hold) is not supported
1028         if ~any(ismember(limitPoints ,3 ))
1029             hold_top=true ;
1030         else
1031             disp( 'Error: pattern conflict at upper bound');
1032         end
1033     end
1034     %analyze lower limit of counter
1035     if any(ismember(limitPoints ,4 ))
1036         %hold point + count up (no-hold) is not supported
1037         if ~any(ismember(limitPoints ,2 ))
1038             hold_bottom=true ;
1039         else
1040             disp( 'Error: pattern conflict at lower bound');
1041         end
1042     end
1043     %on long patterns the flip back on the lower limit is outside the scope
1044     %of analysis .
1045     %this leads to the next_coefficient counter to stay flipped when it
1046     %shouldn't so
1047     if length(find(limitPoints ))==1 %
1048         if flip_real_top
1049             flip_real_bottom=true ;
1050         end
1051         if flip_imag_top
1052             flip_imag_bottom=true ;
1053         end
1054     end

```

```

1055     fprintf(fileID , '*****\n') ;
1056     fprintf(fileID , '** next coefficient counter **\n') ;
1057     fprintf(fileID , '*****\n') ;
1058     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
1059     fprintf(fileID , 'begin\n' t if (!nRESET_int)\n' t\n') ;
1060     fprintf(fileID , 'next_coef_step_counter <= #1 coef_steps_per_row;\n' t\n') ;
1061     ;
1062     if twoCycle
1063         fprintf(fileID , 'else if (row_strobe & ~sample_strobe)\n' t\n') ;
1064     else
1065         fprintf(fileID , 'else if (row_strobe)\n' t\n') ;
1066     end
1067     fprintf(fileID , 'next_coef_step_counter <= #1 coef_steps_per_row;\n' t\n') ;
1068     ;
1069     fprintf(fileID , 'else if (next_coef_step_counter=={coef_width{1'b0}})\n' t\n') ;
1070     fprintf(fileID , 'next_coef_step_counter <= #1 next_coef_step_counter;\n' t\n') ;
1071     fprintf(fileID , 'else\n' t\n') tnext_coef_step_counter <= #1
1072     next_coef_step_counter-1'b1;\n') ;
1073     fprintf(fileID , 'end\n' n') ;
1074
1075     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
1076     fprintf(fileID , 'begin\n' t if (!nRESET_int)\n' t\n') ;
1077     fprintf(fileID , 'begin\n' t\n') ;
1078     fprintf(fileID , 'next_coef_cnt <= #1 {coef_width{1'b0}};\n' t\n') ;
1079     fprintf(fileID , 'next_coef_direction <= #1 1'b0; //default direction
1080     is up') ;
1081     if flip_real_top || flip_real_bottom
1082         fprintf(fileID , '\n' t\n') tnext_invert_real_sign <= #1 1'b0; ') ;
1083     end
1084     if flip_imag_top || flip_imag_bottom
1085         fprintf(fileID , '\n' t\n') tnext_invert_imag_sign <= #1 1'b0; ') ;
1086     end
1087     fprintf(fileID , '\n' t\n') end\n' t\n') ;
1088     fprintf(fileID , 'else if (next_coef_step_counter!=ctr_width{1'b0})\n' t\n') ;
1089     //enable for this counter\n' t\n') ;

```



```

1205     fprintf(fileID , '\n\tcoefSign_imag = 1 ''b%d;' , imagSign) ;
1206 end
1207 fprintf(fileID , '\nend\n') ;
1208 if realSignChanging || imagSignChanging    %static signs -> dont
1209 generate this
1210 fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
1211 fprintf(fileID , 'begin\n\tif (!nRESET_int)\n\t\t');
1212 fprintf(fileID , 'begin');
1213 if realSignChanging
1214     fprintf(fileID , '\n\t\tcoefSign_real <= 1 ''b%d;' , realSign) ;
1215     fprintf(fileID , '\n\t\ttnext_coefSign_real <= 1 ''b%d;' , ~realSign) ;
1216 end
1217 if imagSignChanging
1218     fprintf(fileID , '\n\t\tcoefSign_imag <= 1 ''b%d;' , imagSign) ;
1219     fprintf(fileID , '\n\t\ttnext_coefSign_imag <= 1 ''b%d;' , ~imagSign) ;
1220 end
1221 fprintf(fileID , '\n\tend\n\t');
1222 if flipRealOnRow || flipImagOnRow
1223     if twoCycle == 1
1224         fprintf(fileID , 'else if (row_strobe & ~sample_strobe) //load
1225 reg\n\t');
1226     else
1227         fprintf(fileID , 'else if (row_strobe) //load counter\n\t\t');
1228     end
1229     fprintf(fileID , 'begin');
1230     if flipRealOnRow
1231         fprintf(fileID , '\n\t\tcoefSign_real <= #1 next_coefSign_real; ');
1232         fprintf(fileID , '\n\t\ttnext_coefSign_real <= #1 ~
1233 next_coefSign_real; ');
1234     end
1235     if flipImagOnRow
1236         fprintf(fileID , '\n\t\tcoefSign_imag <= #1 next_coefSign_imag; ');
1237         fprintf(fileID , '\n\t\ttnext_coefSign_imag <= #1 ~
1238 next_coefSign_imag; ');
1239     end
1240     fprintf(fileID , '\n\tend');
1241 end
1242 if flipRealOnSample || flipImagOnSample
1243     fprintf(fileID , '\n\telse if (~sample_strobe) //enable\n\t');
1244     fprintf(fileID , 'begin');
1245     if flipRealOnSample
1246         fprintf(fileID , '\n\t\tcoefSign_real <= #1 ~coefSign_real; ');

```

```

1243     end
1244     if flipImagOnSample
1245         fprintf(fileID , '\n\t\t\ttcoefSign_imag <= #1 ~coefSign_imag; ');
1246     end
1247     fprintf(fileID , '\n\tend');
1248 end
1249 fprintf(fileID , '\nend\n\n');
1250 end
1251
1252 end
1253
function writeColumnPatternCounters(fileID , twoCycle , realCoef , imagCoef)
1254
1255     fprintf(fileID , '/*****\n');
1256     fprintf(fileID , '*** coefficient & sign registers ***\n');
1257     fprintf(fileID , '/*****\n');
1258     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n');
1259     fprintf(fileID , 'begin\n\t');
1260     fprintf(fileID , 'if (!nRESET_int)\n\t\t');
1261     fprintf(fileID , 'begin\n\t\t');
1262     fprintf(fileID , 'coef_cnt <= #1 {coef_width{1''b0}};\n\t\t');
1263     if sign(realCoef(1)) >=0 %set the right sign on reset
1264         fprintf(fileID , 'coefSign_real <= #1 1''b0;\n\t\t');
1265     else
1266         fprintf(fileID , 'coefSign_real <= #1 1''b1;\n\t\t');
1267     end
1268     if sign(imagCoef(1)) >=0 %set the right sign on reset
1269         fprintf(fileID , 'coefSign_imag <= #1 1''b0;\n\t\t');
1270     else
1271         fprintf(fileID , 'coefSign_imag <= #1 1''b1;\n\t\t');
1272     end
1273     fprintf(fileID , 'end\n\t');
1274     if twoCycle
1275         fprintf(fileID , 'else if (coefCntrEnable) // reg enable\n\t');
1276     else
1277         fprintf(fileID , 'else\n\t');
1278     end
1279     fprintf(fileID , 'begin\n\t\t');
1280     fprintf(fileID , 'coef_cnt <= #1 next_coef_cnt;\n\t\t');
1281     fprintf(fileID , 'coefSign_real <= #1 next_real_sign;\n\t\t');
1282     fprintf(fileID , 'coefSign_imag <= #1 next_imag_sign;\n\t\t');
1283     fprintf(fileID , 'end\n\t');
1284     fprintf(fileID , 'end\n');
1285     fprintf(fileID , '/*****\n');

```

```

1287     fprintf(fileID , '/*** next sample coefficient calculation ***/\n');
1288     fprintf(fileID , '*****\n');
1289     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n');
1290     fprintf(fileID , 'begin\n\t');
1291     fprintf(fileID , 'if (!nRESET_int)\n\t');
1292     fprintf(fileID , 'begin\n\t\t');
1293     fprintf(fileID , 'full_coef_cnt <= #1 {ctr_width{1'b0}};\n\t');
1294     fprintf(fileID , 'end\n\t');
1295     fprintf(fileID , 'else if (coefCntrEnable) // reg enable\n\t');
1296     fprintf(fileID , 'begin\n\t\t');
1297     fprintf(fileID , 'full_coef_cnt <= #1 full_next_coef_cnt;\n\t');
1298     fprintf(fileID , 'end\n');
1299     fprintf(fileID , 'end\n\n');

1301     fprintf(fileID , '//Modulo adder\n');
1302     fprintf(fileID , 'always@(*)\n');
1303     fprintf(fileID , 'begin\n\t');
1304     fprintf(fileID , 'modulo_sum = #1 full_coef_cnt +\n');
1305     fprintf(fileID , 'coef_steps_per_sample;\n\t'); %%%%
1306     fprintf(fileID , 'modulo_sum_minus_mod=modulo_sum-modulo;\n\t');
1307     fprintf(fileID , 'if (modulo_sum >= modulo)\n\t\t');
1308     fprintf(fileID , 'modulo_add_out = #1 modulo_sum_minus_mod[ctr_width-1:0];\n\t');
1309     fprintf(fileID , 'else\n\t\t');
1310     fprintf(fileID , 'modulo_add_out = #1 modulo_sum[ctr_width-1:0];\n\t');
1311     fprintf(fileID , 'end\n\n');

1313     fprintf(fileID , '//if we have a row transistion take row count + 1 as\n');
1314     fprintf(fileID , 'input to the LUT\n');
1315     fprintf(fileID , 'assign full_next_coef_cnt = (row_strobe & ~\n');
1316     fprintf(fileID , 'sample_strobe) ? rowCnt+1'b1 : modulo_add_out;\n\n');

1318 end

1319 function [ limitPoints , signType]=analyzePattern( nPoints , realCoef , imagCoef
1320 );
1321 [ uniqueCoefReal , UnIndexRealA , UnIndexRealC]=unique( abs(realCoef) , 'stable' );
1322 [ uniqueCoefImg , UnIndexImgA , UnIndexImgC]=unique( abs(imagCoef) , 'stable' );
1323 limitPoints=zeros(1,nPoints);
1324 InvertReal=[1 1 1 1];
1325 RealSignMatch(1,:)=[1 1 1 1]*sign(realCoef(1));
1326 InvertImag=[1 1 1 1];
1327 ImagSignMatch(1,:)=[1 1 1 1]*sign(imagCoef(1));
1328 for idxX = 2:nPoints

```

```

RealSignMatch(idxX,:)=[1 1 1 1]*sign(realCoef(UnIndexRealC(idxX))).*
InvertReal;
1327 ImagSignMatch(idxX,:)=[1 1 1 1]*sign(imagCoef(UnIndexRealC(idxX))).*
InvertImag;
1328 if idxX~=nPts
1329     if UnIndexRealC(idxX)==UnIndexRealC(idxX+1) && UnIndexRealC(idxX)
1330 ==max(UnIndexRealC) %ok we found a upper hold point
1331         InvertReal=InvertReal.*[1 -1 1 -1];
1332         InvertImag=InvertImag.*[1 -1 1 -1];
1333         disp(['genDftModule: upperHold detect at idxX=' num2str(idxX)])
1334 ;
1335         limitPoints(idxX)=1;
1336         elseif UnIndexRealC(idxX)==1 && UnIndexRealC(idxX+1)~=1 &&
1337 UnIndexRealC(idxX-1)~=1 %count up point
1338             InvertReal=InvertReal.*[1 1 -1 -1];
1339             InvertImag=InvertImag.*[1 1 -1 -1];
1340             disp(['genDftModule: count Up detect at idxX=' num2str(idxX)]);
1341             limitPoints(idxX)=2;
1342             elseif UnIndexRealC(idxX)==max(UnIndexRealC) && UnIndexRealC(idxX
1343 +1)~=max(UnIndexRealC) && UnIndexRealC(idxX-1)~=max(UnIndexRealC) %
1344 count down point
1345                 InvertReal=InvertReal.*[1 -1 1 -1];
1346                 InvertImag=InvertImag.*[1 -1 1 -1];
1347                 disp(['genDftModule: count down detect at idxX=' num2str(idxX)
1348 ]);
1349                 limitPoints(idxX)=3;
1350                 elseif UnIndexRealC(idxX+1)==1 && UnIndexRealC(idxX)==1 %lower
1351 holdpoint
1352                     InvertReal=InvertReal.*[1 1 -1 -1];
1353                     InvertImag=InvertImag.*[1 1 -1 -1];
1354                     disp(['genDftModule: lower Hold detect at idxX=' num2str(idxX)
1355 ]);
1356                     limitPoints(idxX)=4;
1357                 end %end of repeat_point classification if chain
1358             end
1359         end % end of for loop
%signType: 1=dont invert, 2=invert on Top, 3=invert on
1360 %bottom, 4=invert on both
1361 signType=zeros(1,2);
1362 realMatched=false;
1363 imagMatched=false;
1364 for idxX=1:4
1365     if isequal(sign(realCoef(1,1:nPoints)),RealSignMatch(:,idxX)') && ~
1366     realMatched

```

```

1359     signType(1)=idxX;
1360     realMatched=true;
1361 end
1362 if isequal(sign(imagCoef(1,1:nPoints)), ImagSignMatch(:, idxX)') && ~
1363     imagMatched
1364     signType(2)=idxX;
1365     imagMatched=true;
1366 end
1367 end

```

Listing A.2: genDftModule.m

A.1.3 Quellcode: genDftModuleToplevel.m

```

function result=genDftModuleToplevel(nPoints, outputDftTerms, inputBitwidth
, accumulatorBitwidth, twoCycle, generateFile)
2
if generateFile(5)
    disp('genDftModuleToplevel: starting Verilog Generator');
    if nPoints<3
        disp('genDftModuleToplevel: Error: nPoints too small');
        return;
    end
    accuoutputBitwidth=accumulatorBitwidth;
    disp(['genDftModuleToplevel: Transform size: ', num2str(nPoints), ' X ', ...
    num2str(nPoints) ' Points']);
    disp(['genDftModuleToplevel: Accumulator width: ', num2str(
    accumulatorBitwidth)]);
12    numberOfOutputTerms=size(outputDftTerms,1);
    if numberOfOutputTerms==1
        outputFileName=['coefficient_', num2str(nPoints), '_x', num2str(
        nPoints), '_', num2str(outputDftTerms(1)), '_', num2str(outputDftTerms(2)),
        '_toplevel.v'];
    else
        outputFileName=['coefficients_', num2str(nPoints), '_x', num2str(
        nPoints), '_toplevel.v'];
    end
18    disp(['genDftModuleToplevel: Output file: ', outputFileName]);
    if numberOfOutputTerms>1
        selectWidth=nextpow2(numberOfOutputTerms); %
    else

```

```

22         selectWidth=1;
end
24     fileID = fopen(outputFileName, 'w');
fprintf(fileID, '*****\n');
26     fprintf(fileID, '***      verilog toplevel Module      ***\n');
fprintf(fileID, '***      Transform size: %dx%d      ***\n',
nPoints, nPoints);
28     fprintf(fileID, '***      Built: %s      ***\n', datetime('now'));
fprintf(fileID, '***      generated by brute2Dft framework      ***\n');
30     fprintf(fileID, '***      written by Martin Willimczik      ***\n');
fprintf(fileID, '*****\n');
32     if numberOfOutputTerms==1
if twoCycle == 1
    fprintf(fileID, 'module coefficient_%dx%d_%d_2cy_toplevel(\n\t',
34     nPoints, nPoints, outputDftTerms(1), outputDftTerms(2));
else
    fprintf(fileID, 'module coefficient_%dx%d_%d_toplevel(\n\t',
36     nPoints, nPoints, outputDftTerms(1), outputDftTerms(2));
end
38 else
    if twoCycle == 1
        fprintf(fileID, 'module coefficient_%dx%d_2cy_toplevel(\n\t',
40     nPoints, nPoints);
    else
        fprintf(fileID, 'module coefficient_%dx%d_toplevel(\n\t',
42     nPoints, nPoints);
    end
end
44
fprintf(fileID, 'input CLK,\n\t');
fprintf(fileID, 'input nReset,\n\t');
fprintf(fileID, 'input start,\n\t');
46     fprintf(fileID, 'input [%d:0] mux_select,\n\t', selectWidth-1);
fprintf(fileID, 'input [%d:0] real_IN,\n\t', inputBitwidth-1);
fprintf(fileID, 'input [%d:0] imag_IN,\n\t', inputBitwidth-1);
48     fprintf(fileID, 'output [%d:0] real_OUT,\n\t', accuoutputBitwidth-1);
fprintf(fileID, 'output [%d:0] imag_OUT,\n\t', accuoutputBitwidth-1);
fprintf(fileID, 'output done\n); \n');
50
52
54     fprintf(fileID, 'parameter ctr_width=%d;\n', nextpow2(nPoints));
fprintf(fileID, 'parameter column_limit=%d; //when this is reached
calculation is done\n', nPoints-1);
fprintf(fileID, 'parameter Opt_width=%d; //Output data width\n',
accuoutputBitwidth);
56

```

```

58     fprintf(fileID , 'parameter Inp_width=%d; // Input data width\n',
      inputBitwidth);

60     writeStandardWiresAndRegs(fileID , twoCycle , numberOfOutputTerms);
61     if numberOfOutputTerms>1
62         for count = 1:numberOfOutputTerms
63             fprintf(fileID , 'wire [Opt_width-1:0] moduleOutR_%d_%d,
      moduleOutI_%d_%d;\n' , outputDftTerms(count ,1) , outputDftTerms(count ,2) ,
      outputDftTerms(count ,1) , outputDftTerms(count ,2));
64         end
65         fprintf(fileID , '\n');
66     else
67         fprintf(fileID , 'wire [Opt_width-1:0] moduleOutR_%d_%d, moduleOutI_
      %d_%d;\n\n' , outputDftTerms(1 ,1) , outputDftTerms(1 ,2) , outputDftTerms
      (1 ,1) , outputDftTerms(1 ,2));
68     end

70     for term=1:numberOfOutputTerms
71         instantiateDftModule(fileID , nPoints , outputDftTerms(term ,:) ,
      twoCycle)
72     end
73     fprintf(fileID , '\n');
74     writeResetLogic(fileID);
75     if twoCycle
76         printSamplestrobe(fileID);
77     end
78     if numberOfOutputTerms>1
79         generateOutputMux(fileID , outputDftTerms , selectWidth);
80     else
81         fprintf(fileID , '//output assignment\n');
82         fprintf(fileID , 'assign real_OUT = moduleOutR_%d_%d;\n' ,
      outputDftTerms(1 ,1) , outputDftTerms(1 ,2));
83         fprintf(fileID , 'assign imag_OUT = moduleOutI_%d_%d;\n' ,
      outputDftTerms(1 ,1) , outputDftTerms(1 ,2));
84     end
85     writeGenericCounters(fileID , twoCycle);
86     writeGenericStateMachine(fileID , twoCycle);
87     writeDoneLogic(fileID , twoCycle);
88     fprintf(fileID , 'endmodule\n');
89     fclose(fileID);
90 end
91
92 end

```

```

94
96 function writeStandardWiresAndRegs(fileID , twoCycle , numberofOutputTerms)
97     fprintf(fileID , '*****\n');
98     fprintf(fileID , '** wires & regs **/\n');
99     fprintf(fileID , '*****\n');
100    fprintf(fileID , 'reg [ctr_width-1:0] rowCnt , columnCnt; //counter
101        registers\n');
102    fprintf(fileID , 'reg row_strobe; //signals row transition\n');
103    fprintf(fileID , 'reg en_coef_cnt; //enable coefficient counting\n');
104    fprintf(fileID , 'reg AccEnable; //accumulator enable\nreg MultiplierEn
105        ;\n');
106    fprintf(fileID , 'reg start_reg; //de-glitches start input for reset\n');
107    ;
108    fprintf(fileID , 'reg done_reg; //saves that we have finished a piece of
109        work\n');
110    if numberofOutputTerms>1
111        fprintf(fileID , 'reg [Opt_width-1:0] muxOutReal, muxOutImag; //de-
112            glitches start input for reset\n');
113    end
114    if twoCycle == 1
115        fprintf(fileID , 'reg [6:0] state , nextstate; // state registers\n');
116        ;
117        fprintf(fileID , 'reg sample_strobe; //signifies next sample\n');
118    else
119        fprintf(fileID , 'reg [5:0] state , nextstate; // state registers\n');
120    end
121    fprintf(fileID , 'wire nRESET_int;\n');
122 end

123 function instanciateDftModule(fileID , nPoints , outputDftTerm , twoCycle)
124     if twoCycle == 1
125         fprintf(fileID , 'coefficient_%dx%d_%d_2cy ',nPoints , nPoints ,
126             outputDftTerm(1) ,outputDftTerm(2));
127         else
128             fprintf(fileID , 'coefficient_%dx%d_%d_1cy ',nPoints , nPoints ,
129                 outputDftTerm(1) ,outputDftTerm(2));
130         end
131         fprintf(fileID , 'dftModule_%d_%d\n',outputDftTerm(1) ,outputDftTerm(2));
132         fprintf(fileID , '(\n\tCLK,\n\t');
133         fprintf(fileID , 'nReset ,\n\t');
134         fprintf(fileID , 'start ,\n\t');
135         fprintf(fileID , 'MultiplierEn ,\n\t');

```



```

172     fprintf(fileID , 'always @(*)\nbegin\n\t');
173     fprintf(fileID , 'nextstate = %d''d0; // default\n\t',stateWidth);
174     fprintf(fileID , 'MultiplierEn=1''b0;\n\tAccEnable=1''b0;\n\t');
175     fprintf(fileID , 'en_coef_cnt=1''b0;\n\t');
176     fprintf(fileID , 'case(1''b1)// synopsys full_case parallel_case\n\t\t');
177     %state RDY
178     fprintf(fileID , 'state[S_RDY]:\n\t\tbegin\n\t\t\t');
179     fprintf(fileID , 'if (start)\n\t\t\t\ttnextstate[S_DLY1]=1''b1;\n\t\t\t');
180     fprintf(fileID , 'else\n\t\t\t\ttnextstate[S_RDY]=1''b1;\n\t\t\ttend\n\t\t');
181     %state DLY1
182     fprintf(fileID , 'state[S_DLY1]: //delay0\n\t\tbegin\n\t\t\t');
183     fprintf(fileID , 'nextstate[S_DLY2] = 1''b1;\n\t\t\t');
184     fprintf(fileID , 'MultiplierEn=1''b1;\n\t\t\tten_coef_cnt=1''b1;\n\t\t\ttend\n\t\t');
185     fprintf(fileID , 'state[S_DLY2]: //delay1\n\t\tbegin\n\t\t\t');
186     fprintf(fileID , 'nextstate[S_CALCULATE] = 1''b1;\n\t\t\t');
187     fprintf(fileID , 'MultiplierEn=1''b1;\n\t\t\tten_coef_cnt=1''b1;\n\t\t\ttend\n\t\t');

188     %STATE
189     fprintf(fileID , 'state[S_CALCULATE]:\n\t\tbegin\n\t\t\t');
190
191     fprintf(fileID , 'if (rowCnt == column_limit && row_strobe==1''b1)\n\t\t\ttnextstate[S_DLYEND1]=1''b1;\n\t\t\t');
192     fprintf(fileID , 'else\n\t\t\t\ttnextstate[S_CALCULATE]=1''b1;\n\t\t\t');
193     fprintf(fileID , 'MultiplierEn=1''b1;\n\t\t\tten_coef_cnt=1''b1;\n\t\t\t');
194     fprintf(fileID , 'AccEnable=1''b1;\n\t\t\t');
195     fprintf(fileID , 'end\n\t\t');

196     fprintf(fileID , 'state[S_DLYEND1]:// wait for pipeline to drain\n\t\tbegin\n\t\t\t');
197     fprintf(fileID , 'nextstate[S_DLYEND2]=1''b1;\n\t\t\t');
198     fprintf(fileID , 'MultiplierEn=1''b1;\n\t\t\t');
199     fprintf(fileID , 'AccEnable=1''b1;\n\t\t\ttend\n\t\t');
200
201     if twoCycle == 1
202         fprintf(fileID , 'state[S_DLYEND2]:// wait for pipeline to drain\n\t\tbegin\n\t\t\t');
203         fprintf(fileID , 'nextstate[S_DLYEND3]=1''b1;\n\t\t\t');
204         fprintf(fileID , 'MultiplierEn=1''b1;\n\t\t\t');
205         fprintf(fileID , 'AccEnable=1''b1;\n\t\t\ttend\n\t\t');

206
207         fprintf(fileID , 'state[S_DLYEND3]:// wait for pipeline to drain\n\t\tbegin\n\t\t\t');
208         fprintf(fileID , 'nextstate[S_RDY]=1''b1;\n\t\t\t');

```

```

    fprintf(fileID , 'AccEnable=1''b1;\n\t\tend\n\t') ;
210 else
    fprintf(fileID , 'state [S_DLYEND2]:// wait for pipeline to drain\n\t\
tbegin\n\t\t') ;
212 fprintf(fileID , 'nextstate [S_RDY]=1''b1;\n\t\t') ;
    fprintf(fileID , 'AccEnable=1''b1;\n\t\tend\n\t') ;
214 end
fprintf(fileID , 'endcase\nend\n') ;
216 end

218 function writeGenericCounters(fileID , twoCycle)
    fprintf(fileID , '*****\n') ;
220 fprintf(fileID , '*** column counter ***\n') ;
    fprintf(fileID , '*****\n') ;
222 fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
    fprintf(fileID , 'begin\n\tif (!nRESET_int)\n\t\t') ;
224 if twoCycle == 1
    fprintf(fileID , 'columnCnt <= #1 {ctr_width{1''b0}};\n\t') ;
    fprintf(fileID , 'else if (sample_strobe)\n\t\tcolumnCnt <=
columnCnt;\n\t') ;
    else
        fprintf(fileID , 'columnCnt <= #1 {{ctr_width-1{1''b0}},1''b1};\n\t') ;
228    )
    end
    fprintf(fileID , 'else if (columnCnt==column_limit) //overflow\n\t\t') ;
    fprintf(fileID , 'columnCnt <= #1 {ctr_width{1''b0}};\n\t') ;
232    fprintf(fileID , 'else\n\t\t') ;
    fprintf(fileID , 'columnCnt <= #1 columnCnt+1''b1;\n\t') ;
234    fprintf(fileID , 'end\n') ;
    fprintf(fileID , '//row strobe generator\n') ;
236    fprintf(fileID , 'always@(*)\nbegin\n\t') ;
    fprintf(fileID , 'if (columnCnt==column_limit)\n\t\trow_strobe=1''b1;\n\t') ;
    fprintf(fileID , 'else\n\t\trow_strobe=1''b0;\nend\n') ;

240    fprintf(fileID , '*****\n') ;
    fprintf(fileID , '*** row counter ***\n') ;
242    fprintf(fileID , '*****\n') ;
    fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n') ;
244    fprintf(fileID , 'begin\n\tif (!nRESET_int)\n\t\t') ;
    fprintf(fileID , 'rowCnt <= #1 {ctr_width{1''b0}};\n\t') ;
246    if twoCycle == 1
        fprintf(fileID , 'else if ((row_strobe & ~sample_strobe)==1''b0)\n\t\t
\trowCnt <= rowCnt;\n\t') ;

```

```

248     else
249         fprintf(fileID , 'else if ((row_strobe)==1''b0)\n\t\trowCnt <=
250             rowCnt;\n\t');
251     end
252     fprintf(fileID , 'else\n\t\t');
253     fprintf(fileID , 'rowCnt <= #1 rowCnt+1''b1;\n');
254     fprintf(fileID , 'end\n');
255 end

256
257 % run the external fixed multiplier generator program
258 % mostly a clone of the function in genVerilog
259 function generateOutputMux(fileID , DftTerms, selectWidth)
260     fprintf(fileID , '/*****/\n');
261     fprintf(fileID , '/* output mux */\n');
262     fprintf(fileID , '/*****/\n');
263     fprintf(fileID , 'always@(*)\n');
264     fprintf(fileID , 'begin\n\t');
265     fprintf(fileID , 'case (mux_select)\n\t\t');
266     for count = 0:size(DftTerms,1)-1
267         fprintf(fileID , '%d''d%d:\n\t\t',selectWidth,count);
268         fprintf(fileID , 'begin\n\t\t\t');
269         fprintf(fileID , 'muxOutReal = moduleOutR_%d_%d;\n\t\t\t',DftTerms(
270             count+1,1), DftTerms(count+1,2));
271         fprintf(fileID , 'muxOutImag = moduleOutI_%d_%d;\n\t\t\t',DftTerms(
272             count+1,1), DftTerms(count+1,2));
273         fprintf(fileID , 'end\n\t\t');
274     end
275     fprintf(fileID , 'default:\n\t\t');
276     fprintf(fileID , 'begin\n\t\t\t');
277     fprintf(fileID , 'muxOutReal = moduleOutR_%d_%d;\n\t\t\t',DftTerms(1,1),
278             DftTerms(1,2));
279     fprintf(fileID , 'muxOutImag = moduleOutI_%d_%d;\n\t\t\t',DftTerms(1,1),
280             DftTerms(1,2));
281     fprintf(fileID , 'end\n\t');
282     fprintf(fileID , 'endcase\n');
283     fprintf(fileID , 'end\n');
284
285 %Prints sample strobe logic
286 function printSamplestrobe(fileID)

```

```

288     fprintf(fileID , '/*****\n');
289     fprintf(fileID , '*** sample strobe ***\n');
290     fprintf(fileID , '/*****\n');
291     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\nbegin\n\t');
292     fprintf(fileID , 'if (!nRESET_int) // synchronizes sample_strobe\n\t\t');
293     fprintf(fileID , 'sample_strobe <= #1 1''b0;\n\t\t');
294     fprintf(fileID , 'else if (MultiplierEn)\n\t\t\t');
295     fprintf(fileID , 'sample_strobe <= #1 ~sample_strobe;\n\t\t');
296     fprintf(fileID , 'else\n\t\ttsample_strobe <= #1 sample_strobe;\nend\n');
297 end

298 function writeResetLogic(fileID)
299     fprintf(fileID , '/*****\n');
300     fprintf(fileID , '*** reset logic ***\n');
301     fprintf(fileID , '/*****\n');
302     fprintf(fileID , 'always@(posedge CLK)\nbegin\n\tstart_reg <= #1 start;\n');
303     fprintf(fileID , 'assign #1 nRESET_int = nReset & ~start_reg; //reset on\n');
304     fprintf(fileID , 'external reset or start\n');
305 end

306 function writeDoneLogic(fileID , twoCycle)
307     fprintf(fileID , '/*****\n');
308     fprintf(fileID , '*** done reg ***\n');
309     fprintf(fileID , '/*****\n');
310     fprintf(fileID , 'always@(posedge CLK, negedge nRESET_int)\n');
311     fprintf(fileID , 'begin\n\t');
312     fprintf(fileID , 'if (~nRESET_int)\n\t\t');
313     fprintf(fileID , 'done_reg <= #1 1''b0;\n\t\t');
314     if twoCycle == 1
315         fprintf(fileID , 'else if (state[S_DLYEND3] == 1''b1)\n\t\t\t');
316     else
317         fprintf(fileID , 'else if (state[S_DLYEND2] == 1''b1)\n\t\t\t');
318     end
319     fprintf(fileID , 'done_reg <= #1 1''b1;\n\t');
320     fprintf(fileID , 'end\n');
321     fprintf(fileID , 'assign done = done_reg;\n');
322

323 end

```

Listing A.3: genDftModuleToplevel.m

A.1.4 Quellcode: genDftModuleTestbench.m

```

function genDftModuleTestbench ( nPoints , Transformcoefficients ,
    outputDftTerms , inputBitwidth , coeffFracBitwidth , accumulatorBitwidth ,
    twoCycle , generateFile )
2 disp ('genDftModuleTestbench: 2D-DFT Testbench generator');

4 numberOfOutputTerms=size ( outputDftTerms , 1 ) ;
if numberOfOutputTerms>1
    selectWidth=nextpow2 ( numberOfOutputTerms ) ; %
else
    selectWidth=1;
end
10 accuooutputBitwidth=accumulatorBitwidth ;
if numberOfOutputTerms==1
    if twoCycle
        outputFileName=['tb_coefficient ',num2str ( nPoints ) , 'x' , num2str (
nPoints) , '_' , num2str ( outputDftTerms ( 1 , 1 ) ) , '_' , num2str ( outputDftTerms (
1 , 2 ) ) , '_2cy_toplevel.v'];
    else
        outputFileName=['tb_coefficient ',num2str ( nPoints ) , 'x' , num2str (
nPoints) , '_' , num2str ( outputDftTerms ( 1 , 1 ) ) , '_' , num2str ( outputDftTerms (
1 , 2 ) ) , '_toplevel.v'];
    end
16 disp ([ 'genDftModuleTestbench: Output Term: ' , num2str ( outputDftTerms (
1 , :) ) ]) ;
18 disp ([ 'genDftModuleTestbench: only one output term specified , enabling
    accumulator intermediate debug output' ]) ;
else
20     outputFileName=['tb_coefficients ',num2str ( nPoints ) , 'x' , num2str (
nPoints) , '_2cy_toplevel.v'];
end
22 if generateFile ( 4 )
24     disp ([ 'genDftModuleTestbench: Output file: ' , outputFileName ]) ;
end
26 TestvalueReal=(rand ( nPoints ) -0.5)*1.999;
28 TestvalueImag=(rand ( nPoints ) -0.5)*2;
integerReal=int16 ( TestvalueReal*(2^(inputBitwidth-1)-1));
30 integerImag=int16 ( TestvalueImag*(2^(inputBitwidth-1)-1));
floatingpointResult=fft2 ( complex ( integerReal , integerImag ) );
32 if generateFile ( 4 )

```

```

34     fileID = fopen(outputFileName, 'w'); %opens output file
35     %generate header
36     %fprintf(fileID, 'timescale 1ns / 1ps\n');
37     if numberOfOutputTerms==1
38         fprintf(fileID, '/*****\n');
39         fprintf(fileID, '*** debug testbench for ***\n');
40         fprintf(fileID, '*** coefficient %d, %d ***\n', outputDftTerms
41             (1,1), outputDftTerms(1,2));
42         fprintf(fileID, '/*****\n');
43         if twoCycle
44             fprintf(fileID, 'module tb_coefficient_%dx%d_%d_2cy_toplevel
45             ;\n\t', nPoints, nPoints, outputDftTerms(1,1), outputDftTerms(1,2));
46         else
47             fprintf(fileID, 'module tb_coefficient_%dx%d_%d_toplevel;\n\t
48             ', nPoints, nPoints, outputDftTerms(1,1), outputDftTerms(1,2));
49         end
50     else
51         fprintf(fileID, '/*****\n');
52         fprintf(fileID, '*** generated testbench ***\n');
53         fprintf(fileID, '*** for toplevel %dX%d ***\n', nPoints,
54             nPoints);
55         fprintf(fileID, '/*****\n');
56         if twoCycle
57             fprintf(fileID, 'module tb_coefficients_%dx%d_2cy_toplevel;\n\t
58             ', nPoints, nPoints);
59         else
60             fprintf(fileID, 'module tb_coefficients_%dx%d_toplevel;\n\t',
61                 nPoints, nPoints);
62         end
63     end
64     fprintf(fileID, '//uut stimuli:\n\t');
65     fprintf(fileID, 'reg CLK;\n\t');
66     fprintf(fileID, 'reg nReset;\n\t');
67     fprintf(fileID, 'reg start;\n\t');
68     fprintf(fileID, 'reg [%d:0] mux_select;\n\t', selectWidth-1);
69     fprintf(fileID, 'reg signed [%d:0] inputReal;\n\t', inputBitwidth-1);
70     fprintf(fileID, 'reg signed [%d:0] inputImag;\n\t', inputBitwidth-1);
71     fprintf(fileID, '//uut outputs:\n\t');
72     fprintf(fileID, 'wire signed [%d:0] outputReal;\n\t',
73             accuoutputBitwidth-1);
74     fprintf(fileID, 'wire signed [%d:0] outputImag;\n\t',
75             accuoutputBitwidth-1);
76     fprintf(fileID, 'wire done;\n\n\t');
77     if numberOfOutputTerms==

```

```

70     if twoCycle
71         fprintf(fileID , 'coefficient_%dx%d_%d_%d_2cy_toplevel_uut (\n\t
\ t' , nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2));
72     else
73         fprintf(fileID , 'coefficient_%dx%d_%d_%d_toplevel_uut (\n\t\t',
nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2));
74     end
75 else
76     if twoCycle
77         fprintf(fileID , 'coefficient_%dx%d_2cy_toplevel_uut (\n\t\t',
nPoints , nPoints);
78     else
79         fprintf(fileID , 'coefficient_%dx%d_toplevel_uut (\n\t\t',
nPoints , nPoints);
80     end
81 end
82 fprintf(fileID , '.CLK(CLK),\n\t\t');
83 fprintf(fileID , '.nReset(nReset),\n\t\t');
84 fprintf(fileID , '.start(start),\n\t\t');
85 fprintf(fileID , '.mux_select(mux_select),\n\t\t');
86 fprintf(fileID , '.real_IN(inputReal),\n\t\t');
87 fprintf(fileID , '.imag_IN(inputImag),\n\t\t');
88 fprintf(fileID , '.real_OUT(outputReal),\n\t\t');
89 fprintf(fileID , '.imag_OUT(outputImag),\n\t\t');
90 fprintf(fileID , '.done(done);\n\t');

91 fprintf(fileID , 'always #25 CLK = ~ CLK; //clk generator\n');
92 fprintf(fileID , 'initial begin\n\t');
93 fprintf(fileID , 'CLK=0;\n\t');
94 fprintf(fileID , 'nReset=0;\n\t');
95 fprintf(fileID , 'mux_select=%d''d0;\n\t', selectWidth);
96 fprintf(fileID , 'start=0;\n\t');
97 fprintf(fileID , 'inputReal=0;\n\t');
98 fprintf(fileID , 'inputImag=0;\n\t');
99 fprintf(fileID , '#50;\n\t');
100 fprintf(fileID , 'nReset=1;\n\t');
101 fprintf(fileID , '#50;\n\t');
102 fprintf(fileID , 'start=1;\n\t');
103 fprintf(fileID , '#50;\n\t');
104 fprintf(fileID , 'start=0;\n\t');
105 for idxY = 1:nPoints
106     for idxX = 1:nPoints
107         fprintf(fileID , "//input X=%d Y=%d\n\t", idxY , idxX);
108         if integerReal(idxY , idxX) >=0

```

```

110     fprintf( fileID , "inputReal=%d' sd%d;\n\t", inputBitwidth ,
111         integerReal( idxY , idxX ) );
112         else
113             fprintf( fileID , "inputReal=%d' sd%d;\n\t", inputBitwidth , abs
114                 (integerReal( idxY , idxX )) );
115                 end
116                 if integerImag( idxY , idxX ) >=0
117                     fprintf( fileID , "inputImag=%d' sd%d;\n\t", inputBitwidth ,
118                         integerImag( idxY , idxX ) );
119                         else
120                             fprintf( fileID , "inputImag=%d' sd%d;\n\t", inputBitwidth , abs
121                                 (integerImag( idxY , idxX )) );
122                                     end
123                                     if twoCycle ==1
124                                         fprintf( fileID , '#100;\n\t');
125                                         else
126                                             fprintf( fileID , '#50;\n\t');
127                                             end
128
129         end
130
131         fprintf( fileID , "inputImag=%d' sd0;\n\t", inputBitwidth );
132         fprintf( fileID , "inputImag=%d' sd0;\n\t", inputBitwidth );
133         if twoCycle ==1
134             fprintf( fileID , '#100;\n\t');
135             else
136                 fprintf( fileID , '#50;\n\t');
137                 end
138         fprintf( fileID , '\n//Results:\n' );
139         %accumulator=zeros( nPoints*nPoints );
140
141     end
142
143
144     for outTerm = 1:numberOfOutputTerms
145         currentTerm=outputDftTerms( outTerm ,: );
146         decimalResulution=ceil( log10( 2)*coeffracBitwidth )+2;
147         integerCoef( : ,:)=round( Transformcoefficients( currentTerm( 1 ), currentTerm
148             (2) ,:,:) *10^ decimalResulution )/10^ decimalResulution ;
149         integerCoef = round( integerCoef*2^ coeffracBitwidth );
150         accumulator=0+0i ;
151         for idxY = 1:nPoints
152             for idxX = 1:nPoints
153                 accumulator=accuFunction( complex( integerReal( idxY , idxX ) ,
154                     integerImag( idxY , idxX ) ) , integerCoef( idxY , idxX ) , accumulator ,

```

```

    coefFracBitwidth);
148        if numberOfOutputTerms == 1 %assume debug build if only one
        coef
            if generateFile(4)
150                fprintf(fileID, "// output %d %d \n", idxX, idxY);
                fprintf(fileID, "// Real=%d; Imaginary=%d\n", real(
        accumulator), imag(accumulator));
152            end
            end
        end
154
156    if generateFile(4)
158        fprintf(fileID, '\n\t');
        fprintf(fileID, 'mux_select = %d' 'd%d;\n\t', selectWidth, outTerm-1)
        ;
160        fprintf(fileID, '#50;\n\t');
        if real(accumulator) >=0
162            fprintf(fileID, 'if (outputReal!=%d' 'sd%d | ^outputReal == 1'
        'bX)\n\t\t', accuoutputBitwidth, real(accumulator));
            fprintf(fileID, '$display("Real result: FAIL");\n\t');
        fprintf(fileID, 'else\n\t\t$display("Real result: OK");\n\t');
        else %negative value format to verilog literal format for negative
        numbers
            fprintf(fileID, 'if (outputReal!=-%d' 'sd%d | ^outputReal == 1'
        'bX)\n\t\t', accuoutputBitwidth, abs(real(accumulator)));
            fprintf(fileID, '$display("Real result: FAIL");\n\t');
168        fprintf(fileID, 'else\n\t\t$display("Real result: OK");\n\t');
        end
        if imag(accumulator) >=0
170            fprintf(fileID, 'if (outputImag!=%d' 'sd%d | ^outputImag == 1'
        'bX)\n\t\t', accuoutputBitwidth, imag(accumulator));
            fprintf(fileID, '$display("Imag result: FAIL");\n\t');
        fprintf(fileID, 'else\n\t\t$display("Imag result: OK");\n\t');
174        else %negative value format to verilog literal format for negative
        numbers
            fprintf(fileID, 'if (outputImag!=-%d' 'sd%d | ^outputImag == 1'
        'bX)\n\t\t', accuoutputBitwidth, abs(imag(accumulator)));
            fprintf(fileID, '$display("Imag result: FAIL");\n\t');
        fprintf(fileID, 'else\n\t\t$display("Imag result: OK");\n\t');
178        end
        fprintf(fileID, '#50;\n\t');
    end
180

```

```

    disp(['genDftModuleTestbench: FFT results Floatingpoint: ' num2str(
floatingpointResult(currentTerm(1),currentTerm(2))) ' fixedPoint: '
num2str(accumulator) ...
    ' Difference: Real:' num2str( ((real(accumulator-
floatingpointResult(currentTerm(1),currentTerm(2)))/real(
floatingpointResult(currentTerm(1),currentTerm(2))))*100 ) '%', ...
    ' Imag:' num2str( ((imag(accumulator-floatingpointResult(
currentTerm(1),currentTerm(2)))/imag(floatingpointResult(currentTerm(
1),currentTerm(2)))*100 ) '%')]);
end
if generateFile(4)
    fprintf(fileID, '$finish;\n\t');
    fprintf(fileID, '\nend\nendmodule\n');
    fclose(fileID);
end
end
function result=coefmultiply(sample, coefficient, fractionbits)
mulresult=int64(sample)*int64(coefficient);
result=bitshift(mulresult,-fractionbits);
%disp(['sample= ' num2str(sample) ' * ' num2str(coefficient) ' = '
num2str(result)]);
end
function result=accuFunction(sample, coefficient, accumulator, fractionbits
)
signrealcoef=sign(real(coefficient));
signimagcoef=sign(imag(coefficient));
realcoef=abs(real(coefficient));
imagcoef=abs(imag(coefficient));
realXreal=coefmultiply(real(sample),realcoef,fractionbits);
realXimag=coefmultiply(real(sample),imagcoef,fractionbits);
imagXreal=coefmultiply(imag(sample),realcoef,fractionbits);
imagXimag=coefmultiply(imag(sample),imagcoef,fractionbits);

if signrealcoef >= 0 && signimagcoef >= 0
    result=accumulator+complex(double(realXreal-imagXimag),double(
realXimag+imagXreal));
elseif signrealcoef == -1 && signimagcoef >=0
    result=accumulator+complex(double(-realXreal-imagXimag),double(
realXimag-imagXreal));
elseif signrealcoef >= 0 && signimagcoef == -1

```

```

    result=accumulator+complex( double( realXreal+imagXimag) , double(-
realXimag+imagXreal));
216  elseif signrealcoef == -1 && signimagcoef == -1
    result=accumulator+complex( double( -realXreal+imagXimag) , double(-
realXimag-imagXreal));
217  else
    result=accumulator+complex( double( realXreal-imagXimag) , double(
realXimag+imagXreal));
218  end
219 end

```

Listing A.4: genDftModuleTestbench.m

A.1.5 Quellcode: genVhdlDftModule.m

```

1 function genVhdlDftModule( nPoints , outputDftTerms , inputBitwidth ,
outputBitwidth , accumulatorBitwidth , outputDividerFactor ,
outputDividerFracBitwidth , twoCycle , generateFile )

3 if generateFile(6)
4     if exist('outputDftTerms') == 0
5         disp('Error! input Parameters');
6         return;
7     end
8     numberOfOutputTerms = size(outputDftTerms, 1);
9     if numberOfOutputTerms > 1
10        selectWidth = nextpow2(numberOfOutputTerms); %
11    else
12        selectWidth = 1;
13    end

15 START_ADDR_RD = 4;

17 outputFileName = [ 'dft_Module_ ' , num2str(nPoints) , 'x' , num2str(nPoints) , '.vhdl' ];
18 disp(['gen VHDL DFT Module: Output file: ', outputFileName]);
19 fileID = fopen(outputFileName, 'w');
20 fprintf(fileID, '-----\n');
21 fprintf(fileID, '----- DFT module ----- \n');
22 fprintf(fileID, '----- Built: %s ----- \n', datetimer('now'));
23 fprintf(fileID, '----- generated by brute2Dft framework ----- \n');
24 fprintf(fileID, '----- written by Martin Willimeczik ----- \n');
25 fprintf(fileID, '----- \n');

```

```

27   fprintf(fileID , 'library ieee;\nuse ieee.std_logic_1164.all;\n') ;
28   fprintf(fileID , 'use ieee.numeric_std.all;\n\npackage DFT_MODULE_PKG is
29     \n');
30     fprintf(fileID , 'component DFT_MODULE\n');
31     fprintf(fileID , 'port(\n\tCLK      : in  std_logic;\n\t');
32     fprintf(fileID , 'nRESET      : in  std_logic;\n\t');
33     fprintf(fileID , 'CTRL_EXT_EN    : in  std_logic;\n\t');
34     fprintf(fileID , 'MOD_SEL      : in  std_logic_vector(2 downto 0);\n\t');
35     fprintf(fileID , 'RDY          : out std_logic;\n\t');
36     fprintf(fileID , 'WE           : out std_logic;\n\t');
37     fprintf(fileID , 'RE           : out std_logic;\n\t');
38     fprintf(fileID , 'ADDR_BUS     : out std_logic_vector(9 downto 0);\n\t');
39     fprintf(fileID , 'DIN_BUS      : out std_logic_vector(31 downto 0);\n\t');
40     fprintf(fileID , 'DOUT_BUS     : in  std_logic_vector(31 downto 0)\n');
41   fprintf(fileID , 'end component;\nend DFT_MODULE_PKG;\n\n');
42   fprintf(fileID , '\n');

43   fprintf(fileID , 'library ieee;\nuse ieee.std_logic_unsigned.all;\n') ;
44   fprintf(fileID , 'use ieee.numeric_std.all;\n\n');
45   fprintf(fileID , 'entity DFT_MODULE is\n');
46   fprintf(fileID , 'generic(\n');
47   fprintf(fileID , '    MOD_NR        : std_logic_vector := "001";      --\n    module number\n');
48   fprintf(fileID , '    COUNTER_WIDTH  : natural := 3;                  --\n    counter width\n');
49   fprintf(fileID , '    QEND          : unsigned := "011";      --\n    pipeline delay counter\n');
50   fprintf(fileID , '    START_ADDR_RD   : unsigned := "%s";      -- start
51   address read\n', dec2bin(START_ADDR_RD,10));
52   fprintf(fileID , '    START_ADDR_WR   : unsigned := "%s";      -- start
53   address write\n', dec2bin(START_ADDR_RD+nPoints^2,10));
54   fprintf(fileID , '    );\n');

55   fprintf(fileID , 'port(\n');
56   fprintf(fileID , '    CLK          : in  std_logic;\n');
57   fprintf(fileID , '    nRESET      : in  std_logic;\n');
58   fprintf(fileID , '    CTRL_EXT_EN    : in  std_logic;\n');
59   fprintf(fileID , '    MOD_SEL      : in  std_logic_vector(2 downto 0)
60   ;\n');

```

```

59     fprintf(fileID , '      RDY           : out std_logic;\n') ;
60     fprintf(fileID , '      WE            : out std_logic;\n') ;
61     fprintf(fileID , '      RE            : out std_logic;\n') ;
62     fprintf(fileID , '      ADDR_BUS      : out std_logic_vector(9 downto 0)
;\\n') ;
63     fprintf(fileID , '      DIN_BUS       : out std_logic_vector(31 downto
0);\n') ;
64     fprintf(fileID , '      DOUT_BUS      : in  std_logic_vector(31 downto
0)\\n') ;
65     fprintf(fileID , ') ;\\n') ;
66     fprintf(fileID , 'end DFT_MODULE;\\n') ;
67
68
69     fprintf(fileID , 'architecture ARCH of DFT_MODULE is\\n') ;
70     fprintf(fileID , 'signal WE_INT    : std_logic;\n') ;
71     fprintf(fileID , 'signal ADDR, LOAD_ADDR : std_logic_vector(9 downto 0)
;\\n') ;
72     fprintf(fileID , 'signal mux_out_Real, outputMultR_OUTPUT :
std_logic_vector(%d downto 0);\\n', accumulatorBitwidth-1);
73     fprintf(fileID , 'signal mux_out_Img, outputMulti_OUTPUT :
std_logic_vector(%d downto 0);\\n', accumulatorBitwidth-1);
74     fprintf(fileID , 'signal outputMultR_INPUT_REG, outputMulti_INPUT_REG :
std_logic_vector(%d downto 0);\\n', accumulatorBitwidth-1);
75     fprintf(fileID , 'signal REAL_SAMPLE, IMAG_SAMPLE : std_logic_vector(%d
downto 0);\\n', inputBitwidth-1);
76     fprintf(fileID , 'signal MULT_OUT_REG_R, MULT_OUT_REG_I :
std_logic_vector(%d downto 0);\\n', accumulatorBitwidth-1);
77     fprintf(fileID , 'signal REAL_OUT_SAT, IMAG_OUT_SAT : std_logic_vector(%d
downto 0);\\n', outputBitwidth-1);
78     fprintf(fileID , 'signal DIN        : std_logic_vector(31 downto 0);\\n') ;
79     fprintf(fileID , 'signal RDY_INT   : std_logic;\n') ;
80     fprintf(fileID , 'signal SAMPLE_START : std_logic;\n') ;
81     fprintf(fileID , 'signal DONE       : std_logic;\n') ;
82     fprintf(fileID , 'signal MUX_SELECT : std_logic_vector(%d downto 0);\\n',
selectWidth-1);
83     fprintf(fileID , 'signal QPLUS     : unsigned(COUNTER_WIDTH-1 downto 0);\\n') ;
84     fprintf(fileID , 'signal Q          : unsigned(COUNTER_WIDTH-1 downto 0);\\n') ;
85     fprintf(fileID , 'signal CTR_RDY, EN_ADDR_CNT  : std_logic;\n') ;
86     fprintf(fileID , 'signal ENABLE_POINT_COUNT, EN_ADDR_LOAD  : std_logic;\n') ;
87     fprintf(fileID , 'constant OUT_PADDING: std_logic_vector(%d downto 0):=(%
others => ''0'')); --fills gaps in output vector\\n', ((32-outputBitwidth
*2)/2)-1);

```

```

87   fprintf(fileID , 'constant UNSAT_POS: std_logic_vector(%d downto 0):=(  

88     others => ''0''); --comparism value for no overflow\n',  

89     accumulatorBitwidth-outputBitwidth);  

90   fprintf(fileID , 'constant UNSAT_NEG: std_logic_vector(%d downto 0):=(  

91     others => ''1''); --comparism value for no underflow\n',  

92     accumulatorBitwidth-outputBitwidth);  

93   fprintf(fileID , 'constant SAT_POS: std_logic_vector(%d downto 0):= B%"s  

94     "; --max pos out value\n', outputBitwidth-1, [ '0' dec2bin(2^(  

95       outputBitwidth-1)-1,outputBitwidth-1)] );  

96   fprintf(fileID , 'constant SAT_NEG: std_logic_vector(%d downto 0):= B%"s  

97     "; --max neg value\n', outputBitwidth-1,[ '1' dec2bin(0,outputBitwidth  

98       -1)] );  

99   fprintf(fileID , 'constant END_ADDR_RD : std_logic_vector(9 downto 0) :=  

100    std_logic_vector(START_ADDR_RD+ B%"s"); -- end address read\n',  

101    dec2bin( nPoints^2-1));  

102   fprintf(fileID , 'constant END_ADDR_WR : std_logic_vector(9 downto 0) :=  

103    std_logic_vector(START_ADDR_WR+ B%"s"); -- end address write\n',  

104    dec2bin( numberOfOutputTerms-1));  

105  

106   fprintf(fileID , 'type STATES is (INIT, RD0, RD1, RD2, WT0, WR0, WR1,  

107     WR2, WT1);\n');  

108   fprintf(fileID , 'signal STATE, NEXT_STATE: STATES;\n');  

109  

110   fprintf(fileID , '--declarations for Verilog Components:\n');  

111  

112   declareVHDLcoefficient(fileID , nPoints , twoCycle , outputDftTerms ,  

113     inputBitwidth , accumulatorBitwidth , selectWidth);  

114   declareVHDLOutputMultiplier(fileID , accumulatorBitwidth , round(  

115     outputDividerFactor/(2^outputDividerFracBitwidth)));  

116   fprintf(fileID , '--end of verilog declarations\n');  

117 %end of declarative part  

118  

119   fprintf(fileID , 'begin\n');  

120  

121   fprintf(fileID , '-- delay Counter\n');  

122   fprintf(fileID , 'COUNTER_STATE_MEM: process(nRESET, CLK, STATE)\n');  

123   fprintf(fileID , 'begin\n');  

124   fprintf(fileID , '  if nRESET = ''0'' or STATE /= WT0 then\n');  

125   fprintf(fileID , '    Q <= (others => ''0'');\n');  

126   fprintf(fileID , '  elsif CLK = ''1'' and CLK''event then\n');  

127   fprintf(fileID , '    Q <= QPLUS;\n');  

128   fprintf(fileID , '  end if;\n');  

129   fprintf(fileID , 'end process;\n');
```

```

117   fprintf(fileID , 'COUNTER_TRANSITION_LOGIC: process(Q)\n') ;
118   fprintf(fileID , 'begin\n') ;
119   fprintf(fileID , '    if Q = QEND then\n') ;
120   fprintf(fileID , '      QPLUS <= ( others => ''0'');\n') ;
121   fprintf(fileID , '      CTR_RDY <= ''1'';\n') ;
122   fprintf(fileID , '    else\n') ;
123   fprintf(fileID , '      QPLUS <= Q + 1;\n') ;
124   fprintf(fileID , '      CTR_RDY <= ''0'';\n') ;
125   fprintf(fileID , '    end if;\n') ;
126   fprintf(fileID , 'end process;\n') ;

127   fprintf(fileID , '-----\n') ;
128   fprintf(fileID , '--ADDR COUNTER--\n') ;
129   fprintf(fileID , '-----\n') ;
130   fprintf(fileID , 'ADDR_COUNTER_REG: process(nRESET, CLK)\n') ;
131   fprintf(fileID , 'begin\n\t') ;
132   fprintf(fileID , 'if nRESET = ''0'' then\n\t\t') ;
133   fprintf(fileID , 'ADDR <= ( others => ''0'') after 1ns;\n\t\t') ;
134   fprintf(fileID , 'elsif CLK = ''1'' and CLK''event then\n\t\t') ;
135   fprintf(fileID , 'if (EN_ADDR_LOAD = ''1'') then\n\t\t') ;
136   fprintf(fileID , 'ADDR <= LOAD_ADDR after 1ns;\n\t\t') ;
137   fprintf(fileID , 'elsif (EN_ADDR_CNT = ''1'') then\n\t\t') ;
138   fprintf(fileID , 'ADDR <= ADDR + 1 after 1ns;\n\t\t') ;
139   fprintf(fileID , 'end if;\n\t') ;
140   fprintf(fileID , 'end if;\n') ;
141   fprintf(fileID , 'end process;\n') ;

142   fprintf(fileID , '--- Module state machine\n') ;
143   fprintf(fileID , 'STATE_MEM: process(CLK, nRESET, MOD_SEL)\n') ;
144   fprintf(fileID , 'begin\n') ;
145   fprintf(fileID , '    if nRESET = ''0'' or MOD_SEL /= MOD_NR then\n') ;
146   fprintf(fileID , '      STATE <= INIT;\n') ;
147   fprintf(fileID , '    elsif CLK = ''1'' and CLK''event then\n') ;
148   fprintf(fileID , '      STATE <= NEXT_STATE;\n') ;
149   fprintf(fileID , '    end if;\n') ;
150   fprintf(fileID , 'end process;\n\n') ;

151   fprintf(fileID , 'TRANSITION_LOGIC: process(STATE, MOD_SEL, CTR_RDY,
152 ADDR)\n') ;
153   fprintf(fileID , 'begin\n\t') ;
154   fprintf(fileID , '---default assignments for all outputs to prevent
155 latches;\n\t') ;
156   fprintf(fileID , 'NEXT_STATE <= STATE;\n\t') ;
157   fprintf(fileID , 'RDY_INT <= ''0'';\n\t') ;

```

```

159   fprintf(fileID , 'WE_INT <= ''0'';\n\t') ;
160   fprintf(fileID , 'EN_ADDR_LOAD <= ''0'';\n\t') ;
161   fprintf(fileID , 'SAMPLE_START <= ''0'';\n\t') ;
162   fprintf(fileID , 'EN_ADDR_CNT <= ''0'';\n\t') ;
163   fprintf(fileID , 'ENABLE_POINT_COUNT <= ''0'';\n\t') ;
164   fprintf(fileID , 'LOAD_ADDR <= std_logic_vector(START_ADDR_RD);\n\t') ;
165   fprintf(fileID , 'case STATE is\n\t') ;
166   fprintf(fileID , 'when INIT =>\n\t') ;
167   fprintf(fileID , 'if MOD_SEL = MOD_NR then\n\t\t') ;
168   fprintf(fileID , 'NEXT_STATE <= RD0;\n\t\t') ;
169   fprintf(fileID , 'end if;\n\t\t') ;
170   fprintf(fileID , 'EN_ADDR_LOAD <= ''1'';\n\t\t') ;
171   fprintf(fileID , 'when RD0 =>\n\t\tNEXT_STATE <= RD2;\n\t\t') ;
172   fprintf(fileID , 'SAMPLE_START <= ''1'';\n\t\t') ;
173   fprintf(fileID , 'when RD1 =>\n\t\tif ADDR >= END_ADDR_RD then\n\t\t\t') ;
174   fprintf(fileID , 'NEXT_STATE <= WT0;\n\t\t') ;
175   fprintf(fileID , 'else\n\t\t') ;
176   fprintf(fileID , 'NEXT_STATE <= RD2;\n\t\t') ;
177   fprintf(fileID , 'end if;\n\t\t') ;
178   fprintf(fileID , 'when RD2 =>\n\t\t') ;
179   fprintf(fileID , 'if ADDR >= END_ADDR_RD then\n\t\t\t') ;
180   fprintf(fileID , 'NEXT_STATE <= WT0;\n\t\t\t') ;
181   fprintf(fileID , 'else\n\t\t\t') ;
182   fprintf(fileID , 'NEXT_STATE <= RD1;\n\t\t\t') ;
183   fprintf(fileID , 'end if;\n\t\t') ;
184   fprintf(fileID , 'EN_ADDR_CNT <= ''1'';\n\t\t') ;
185
186   fprintf(fileID , 'when WT0 => --waits for pipelining delay\n\t\t') ;
187   fprintf(fileID , 'if CTR_RDY = ''1'' then\n\t\t') ;
188   fprintf(fileID , 'NEXT_STATE <= WR0;\n\t\t') ;
189   fprintf(fileID , 'end if;\n\t\t') ;
190   fprintf(fileID , 'EN_ADDR_LOAD <= ''1'';\n\t\t') ;
191   fprintf(fileID , 'LOAD_ADDR <= std_logic_vector(START_ADDR_WR);\n\t\t') ;
192
193   fprintf(fileID , 'when WR0 => --start mux counting\n\t\t') ;
194   fprintf(fileID , 'NEXT_STATE <= WR1;\n\t\t') ;
195   fprintf(fileID , 'ENABLE_POINT_COUNT <= ''1'';\n\t\t') ;
196
197   fprintf(fileID , 'when WR1 => --pipeline delay\n\t\t') ;
198   fprintf(fileID , 'NEXT_STATE <= WR2;\n\t\t') ;
199   fprintf(fileID , 'ENABLE_POINT_COUNT <= ''1'';\n\t\t') ;

```

```

201   fprintf(fileID , 'when WR2 => --first valid output data applied to ram\\
n\t\t\t');
202   fprintf(fileID , 'if ADDR >= END_ADDR_WR then\n\t\t\t\t');
203   fprintf(fileID , 'NEXT_STATE <= WT1;\n\t\t\t');
204   fprintf(fileID , 'end if;\n\t\t\t');
205   fprintf(fileID , 'ENABLE_POINT_COUNT <= ''1'';\n\t\t\t');
206   fprintf(fileID , 'WE_INT <= ''1'';\n\t\t\t');
207   fprintf(fileID , 'EN_ADDR_CNT <= ''1'';\n\t\t\t');

208   fprintf(fileID , 'when WT1 => --signal processing is done & wait for
deselect\n\t\t\t');
209   fprintf(fileID , 'if MOD_SEL /= MOD_NR then\n\t\t\t\t');
210   fprintf(fileID , 'NEXT_STATE <= INIT;\n\t\t\t');
211   fprintf(fileID , 'end if;\n\t\t\t');
212   fprintf(fileID , 'RDY_INT <= ''1'';\n\t\t\t');
213   fprintf(fileID , 'end case;\n\t\t');
214   fprintf(fileID , 'end process;\n\t\t\t');

215 if numberofOutputTerms==1
216   fprintf(fileID , 'MUX_SELECT <= ''0'';\n\t\t');
217 else
218   generatMuxControl(fileID , outputDftTerms);
219 end

220 fprintf(fileID , 'MUX_OUT_REG: process(CLK)\n\t\t');
221 fprintf(fileID , 'begin\n\t\t');
222 fprintf(fileID , 'if CLK = ''1'' and CLK''event then\n\t\t\t');
223 fprintf(fileID , 'outputMultR_INPUT_REG <= mux_out_Real;\n\t\t\t');
224 fprintf(fileID , 'outputMultI_INPUT_REG <= mux_out_Img;\n\t\t\t');
225 fprintf(fileID , 'end if;\n\t\t');
226 fprintf(fileID , 'end process;\n\t\t\t');

227 fprintf(fileID , 'MULT_OUT_REG: process(CLK)\n\t\t');
228 fprintf(fileID , 'begin\n\t\t');
229 fprintf(fileID , 'if CLK = ''1'' and CLK''event then\n\t\t\t');
230 fprintf(fileID , 'MULT_OUT_REG_R <= outputMultR_OUTPUT;\n\t\t\t');
231 fprintf(fileID , 'MULT_OUT_REG_I <= outputMultI_OUTPUT;\n\t\t\t');
232 fprintf(fileID , 'end if;\n\t\t');
233 fprintf(fileID , 'end process;\n\t\t\t');

234 fprintf(fileID , 'SATURATION_LOGIC_REAL: process(MULT_OUT_REG_R)\n\t\t');
235 fprintf(fileID , 'begin\n\t\t');

```

```

241   fprintf(fileID , 'if MULT_OUT_REG_R(%d downto %d) = UNSAT_POS or
MULT_OUT_REG_R(%d downto %d) = UNSAT_NEG then\n\t\t',
accumulatorBitwidth-1, outputBitwidth-1, accumulatorBitwidth-1,
outputBitwidth-1);
242   fprintf(fileID , 'REAL_OUT_SAT <= MULT_OUT_REG_R(%d downto 0);\n\t',
outputBitwidth-1);
243   fprintf(fileID , 'elsif MULT_OUT_REG_R(%d) = ''1'' then\n\t\t',
accumulatorBitwidth-1);
244   fprintf(fileID , 'REAL_OUT_SAT <= SAT_NEG;\n\t');
245   fprintf(fileID , 'else\n\t\t');
246   fprintf(fileID , 'REAL_OUT_SAT <= SAT_POS;\n\t');
247   fprintf(fileID , 'end if;\n');
248   fprintf(fileID , 'end process;\n');

249
250   fprintf(fileID , 'SATURATION_LOGIC_IMAG: process(MULT_OUT_REG_I)\n');
251   fprintf(fileID , 'begin\n\t');
252   fprintf(fileID , 'if MULT_OUT_REG_I(%d downto %d) = UNSAT_POS or
MULT_OUT_REG_I(%d downto %d) = UNSAT_NEG then\n\t\t',
accumulatorBitwidth-1, outputBitwidth-1, accumulatorBitwidth-1,
outputBitwidth-1);
253   fprintf(fileID , 'IMAG_OUT_SAT <= MULT_OUT_REG_I(%d downto 0);\n\t',
outputBitwidth-1);
254   fprintf(fileID , 'elsif MULT_OUT_REG_I(%d) = ''1'' then\n\t\t',
accumulatorBitwidth-1);
255   fprintf(fileID , 'IMAG_OUT_SAT <= SAT_NEG;\n\t');
256   fprintf(fileID , 'else\n\t\t');
257   fprintf(fileID , 'IMAG_OUT_SAT <= SAT_POS;\n\t');
258   fprintf(fileID , 'end if;\n');
259   fprintf(fileID , 'end process;\n');

260
261   fprintf(fileID , 'REAL_SAMPLE <= DOUT_BUS(31 downto %d);\n', 31-(

inputBitwidth-1));
262   fprintf(fileID , 'IMAG_SAMPLE <= DOUT_BUS(15 downto %d);\n', 15-(

inputBitwidth-1));
263   fprintf(fileID , 'DIN <= REAL_OUT_SAT & OUT_PADDING & IMAG_OUT_SAT &
OUT_PADDING;\n');
264   fprintf(fileID , '-- Three state bus drivers\n');
265   fprintf(fileID , 'RE <= ''1'' when MOD_SEL = MOD_NR and CTRL_EXT_EN = ''
0 '' else ''0'';\n');
266   fprintf(fileID , 'WE <= WE_INT when MOD_SEL = MOD_NR and CTRL_EXT_EN = ''
0 '' else ''0'';\n');
267   fprintf(fileID , 'ADDR_BUS <= ADDR when MOD_SEL = MOD_NR and CTRL_EXT_EN =
''0'' else (others=>'Z');\n');

```

```

269     fprintf(fileID , 'DIN_BUS <= DIN when MOD_SEL = MOD_NR and CTRL_EXT_EN =\n'
270             "'0'" else (others=>'Z'));\n';
271     fprintf(fileID , 'RDY <= RDY_INT when MOD_SEL = MOD_NR else ''Z'';\n');
272     fprintf(fileID , '--coefficient component instantiations:\n');
273
274     instantiateVerilogToplevel(fileID , nPoints , twoCycle , outputDftTerms);
275
276     fprintf(fileID , '--Output scaling multiplier instantiations:\n');
277     instantiateVHDLOutputMultiplier(fileID , round(outputDividerFactor/(2^-
278                                     outputDividerFracBitwidth)) , 'outputMultR') ;
279     instantiateVHDLOutputMultiplier(fileID , round(outputDividerFactor/(2^-
280                                     outputDividerFracBitwidth)) , 'outputMultI') ;
281
282     fprintf(fileID , 'end ARCH;\n\n');
283
284     fclose(fileID); %close output file
285 end %if generateLevel 6
286 generateOutputMultiplier(accumulatorBitwidth , outputDividerFracBitwidth ,
287                         outputDividerFracBitwidth , round(outputDividerFactor/(2^-
288                                     outputDividerFracBitwidth)) , generateFile);
289
290 end %of function
291
292 %instantiates one coefficient Module
293 function instantiateVerilogToplevel(fileID , nPoints , twoCycle ,
294                                     outputDftTerms)
295     if size(outputDftTerms ,1)==1
296         if twoCycle
297             fprintf(fileID , 'verilogToplevel: coefficient_%dx%d_%d_%
298 d_2cy_toplevel port map (\n\t' ...
299             , nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2));
300         else
301             fprintf(fileID , 'verilogToplevel: coefficient_%dx%d_%d_%
302 d_toplevel port map (\n\t' ...
303             , nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2));
304         end
305     else
306         if twoCycle
307             fprintf(fileID , 'verilogToplevel: coefficient_%dx%_
308 d_2cy_toplevel port map (\n\t' , nPoints , nPoints);
309         else
310             fprintf(fileID , 'verilogToplevel: coefficient_%dx%d_%
311 toplevel port map (\n\t' , nPoints , nPoints);
312         end
313     end
314 end

```

```

    end
303   fprintf(fileID , 'CLK  => CLK,\n\t') ;
    fprintf(fileID , 'nReset  => nRESET,\n\t') ;
305   fprintf(fileID , 'start  => SAMPLE_START,\n\t') ;
    fprintf(fileID , 'mux_select => MUX_SELECT,\n\t') ;
307   fprintf(fileID , 'real_IN  => REAL_SAMPLE,\n\t') ;
    fprintf(fileID , 'imag_IN  => IMAG_SAMPLE,\n\t') ;
309   fprintf(fileID , 'real_OUT  => mux_out_Real,\n\t') ;
    fprintf(fileID , 'imag_OUT  => mux_out_Imag,\n\t') ;
311   fprintf(fileID , 'done => DONE\n') ;
    fprintf(fileID , ') ;\n') ;
313 end

315 function declareVHDLcoefficient(fileID , nPoints , twoCycle , outputDftTerms ,
316     inputBitwidth , outputBitwidth , selectWidth)
317     if size(outputDftTerms,1)==1
318         if twoCycle
319             fprintf(fileID , 'COMPONENT coefficient_%dx%d_%d_2cy_toplevel
320                 port (\n\t' ...
321                     , nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2)) ;
322             else
323                 fprintf(fileID , 'COMPONENT coefficient_%dx%d_%d_toplevel
324                     port (\n\t' ...
325                         , nPoints , nPoints , outputDftTerms(1,1) , outputDftTerms(1,2)) ;
326             end
327         else
328             if twoCycle
329                 fprintf(fileID , 'COMPONENT coefficient_%dx%d_2cy_toplevel port
330                     (\n\t' , nPoints , nPoints) ;
331             else
332                 fprintf(fileID , 'COMPONENT coefficient_%dx%d_toplevel port (\n\t'
333                     , nPoints , nPoints) ;
334             end
335         end
336         fprintf(fileID , 'CLK  : in std_logic;\n\t') ;
337         fprintf(fileID , 'nReset : in std_logic;\n\t') ;
338         fprintf(fileID , 'start : in std_logic;\n\t') ;
339         fprintf(fileID , 'mux_select : in std_logic_vector(%d downto 0);\n\t',
340             selectWidth-1) ;
341         fprintf(fileID , 'real_IN  : in std_logic_vector(%d downto 0);\n\t',
342             inputBitwidth-1) ;
343         fprintf(fileID , 'imag_IN : in std_logic_vector(%d downto 0);\n\t',
344             inputBitwidth-1) ;

```

```

337     fprintf(fileID , 'real_OUT : out std_logic_vector(%d downto 0);\n\t',
338             outputBitwidth-1);
339     fprintf(fileID , 'imag_OUT : out std_logic_vector(%d downto 0);\n\t',
340             outputBitwidth-1);
341     fprintf(fileID , 'done : out std_logic\n');
342     fprintf(fileID , ') ;\nEND COMPONENT;\n');
343 end
344
345 function declareVHDLOutputMultiplier(fileID , inputBitwidth , coefficient)
346     fprintf(fileID , 'COMPONENT outputMul_%s port (\n\t ...
347             , num2str(coefficient));
348     fprintf(fileID , 'INA : in std_logic_vector(%d downto 0);\n\t',
349             inputBitwidth-1);
350     fprintf(fileID , 'control : in std_logic_vector;\n\t');
351     fprintf(fileID , 'Q : out std_logic_vector(%d downto 0)\n',inputBitwidth
352             -1);
353     fprintf(fileID , ') ;\nEND COMPONENT;\n');
354 end
355
356 function instanciateVHDLOutputMultiplier(fileID , coefficient , moduleName)
357     fprintf(fileID , '%s: outputMul_%s port map (\n\t ...
358             , moduleName, num2str(coefficient));
359     fprintf(fileID , 'INA => %s_INPUT_REG,\n\t', moduleName);
360     fprintf(fileID , 'control => "0",\n\t');
361     fprintf(fileID , 'Q =>%s_OUTPUT\n', moduleName);
362     fprintf(fileID , ') ;\n');
363 end
364 % run the external fixed multiplier generator program
365 % mostly a clone of the function in genVerilog
366 function generateOutputMultiplier(inputBitwidth , constantWidth , FracWidth ,
367         coefficient , generateFile)
368     coefficientString = num2str(coefficient);
369     multipliername=sprintf('outputMul_%s.v', coefficientString);
370     modulename=sprintf('outputMul_%s', coefficientString);
371     if generateFile(7) && generateFile(3)
372         if ispc
373             command=sprintf('multiplierGen\\kmult.exe -o %s -i %d -c %d -f
374 %d -O 1 %s', ...
375                 multipliername , inputBitwidth , constantWidth , FracWidth ,
376                 coefficientString);
377         else
378             command=sprintf('./multiplierGen/kmult -o %s -i %d -c %d -f %d
379 -O 1 %s', ...

```

```

        multipliername , inputBitwidth , constantWidth , FracWidth ,
    coefficientString );
373    end
    status=system( command );
375    if status == 0
        % rename the module to the correct name
377        fid = fopen( multipliername , 'rt' ) ;
        X = fread( fid );
379        fclose( fid );
        X = char(X.' );
381        Y = strrep( X, 'adderchain' , modulename );
        fid = fopen( multipliername , 'wt' );
383        fwrite( fid ,Y );
        fclose( fid );
385    end
    elseif generateFile(7)
        disp(['genVhdlDftModule: NOT using kmult']);
    end
389 end

391 function generatMuxControl(fileID , DftTerms)
    fprintf( fileID , '—controls the output multiplexer\n');
393    fprintf( fileID , 'MUX_CONTROL: process(CLK, nRESET)\n');
    fprintf( fileID , 'begin\n\t');
395    fprintf( fileID , 'if nRESET = ''0'' then\n\t\tMUX_SELECT <=(others => ''0'');\n\t');
    fprintf( fileID , 'elsif CLK = ''1'' and CLK''event then\n\t\t');
397    fprintf( fileID , 'if ENABLE_POINT_COUNT = ''1'' then\n\t\t\t');
    fprintf( fileID , 'MUX_SELECT <= MUX_SELECT+''1'';\n\t\t');
399    fprintf( fileID , 'else\n\t\t\t');
    fprintf( fileID , 'MUX_SELECT <= MUX_SELECT;\n\t\t');
401    fprintf( fileID , 'end if;\n\t');
    fprintf( fileID , 'end if;\n');
403    fprintf( fileID , 'end process;\n\n');
end

```

Listing A.5: genVhdlDftModule.m

A.1.6 Quellcode: genVhdlTestbench.m

```

function genVhdlTestbench( nPoints , Transformcoefficients , outputDftTerms ,
    inputBitwidth , accumulatorBitwidth , coefFracBitwidth ,
    outputDividerFactor , outputDividerFracBitwidth , generateFile )

```

```

2 disp('genVhdlTestbench: 2D-DFT VHDL Toplevel Testbench generator');
4 if exist('Transformcoefficients') == 0
5     disp('genVhdlTestbench: Error! generate/load Transform coefficients
6 first');
7     return;
8 end
9
10 numberofOutputTerms = size(outputDftTerms, 1);
11
12 printAccuOutput = 1; %set to one to see all Accu intermediate values printed
13 START_ADDR_RD = 4;
14 %outputBitwidth = 12; %bitwidth of input
15 TestvalueReal = (rand(nPoints) - 0.5) * 1.999; %prevent it from actually reaching
16 % 2048
17 TestvalueImag = (rand(nPoints) - 0.5) * 1.999;
18 integerReal = int16(TestvalueReal * (2^(inputBitwidth - 1) - 1));
19 integerImag = int16(TestvalueImag * (2^(inputBitwidth - 1) - 1));
20 floatingpointResult = fft2(complex(integerReal, integerImag));
21 if generateFile(8)
22     outputFileName = ['tb_toplevel_', num2str(nPoints), '_x', num2str(nPoints),
23     '.vhd'];
24     disp(['genVhdlTestbench: Output file: ', outputFileName]);
25     fileID = fopen(outputFileName, 'w'); %opens output file:
26     %generate header
27     fprintf(fileID, '%n');
28     fprintf(fileID, '----- VHDL toplevel testbench -----%n');
29     fprintf(fileID, '----- Built: %s -----%n', datetime('now'));
30     fprintf(fileID, '----- generated by brute2Dft framework -----%n');
31     fprintf(fileID, '----- written by Martin Willimczik -----%n');
32     fprintf(fileID, '%n');
33     fprintf(fileID, 'LIBRARY ieee;%nUSE ieee.std_logic_1164.ALL;%n');
34     fprintf(fileID, 'ENTITY tb_toplevel IS%nEND tb_toplevel;%n');
35     fprintf(fileID, 'ARCHITECTURE behavior OF tb_toplevel IS%n');
36     fprintf(fileID, 'COMPONENT TOLEVEL%nPORT(%n');
37     fprintf(fileID, '    CLK : IN std_logic;%n');
38     fprintf(fileID, '    nRESET : IN std_logic;%n');
39     fprintf(fileID, '    CTRL_EXT_EN : IN std_logic;%n');
40     fprintf(fileID, '    MOD_SEL_EXT_EN : IN std_logic;%n');
41     fprintf(fileID, '    MOD_OUT : OUT std_logic_vector(2 downto 0);%n');
42     fprintf(fileID, '    MOD_RDY : OUT std_logic;%n');
43     fprintf(fileID, '    MOD_CLK_EN : IN std_logic;%n');
44     fprintf(fileID, '    DSEL : IN std_logic_vector(2 downto 0);%n');
45     fprintf(fileID, '    WE : IN std_logic;%n');
46     fprintf(fileID, '    DIN : IN std_logic_vector(9 downto 0);%n');

```

```

44   fprintf(fileID , 'DOUT : OUT std_logic_vector(7 downto 0)\n\t');
45   fprintf(fileID , ');\nEND COMPONENT;\n\n');
46   fprintf(fileID , '--DUT - Inputs\n');
47   fprintf(fileID , 'signal CLK : std_logic := ''0'';\n');
48   fprintf(fileID , 'signal nRESET : std_logic := ''0'';\n');
49   fprintf(fileID , 'signal CTRL_EXT_EN : std_logic := ''0'';\n');
50   fprintf(fileID , 'signal MOD_SEL_EXT_EN : std_logic := ''0'';\n');
51   fprintf(fileID , 'signal MOD_CLK_EN : std_logic := ''0'';\n');
52   fprintf(fileID , 'signal DSEL : std_logic_vector(2 downto 0) := (others
53     => ''0'');\n');
54   fprintf(fileID , 'signal WE : std_logic := ''0'';\n');
55   fprintf(fileID , 'signal DIN : std_logic_vector(9 downto 0) := (others
56     => ''0'');\n');
57   fprintf(fileID , '--DUT - Outputs\n');
58   fprintf(fileID , 'signal MOD_OUT : std_logic_vector(2 downto 0);\n');
59   fprintf(fileID , 'signal MOD_RDY : std_logic;\n');
60   fprintf(fileID , 'signal DOUT : std_logic_vector(7 downto 0);\n');
61   fprintf(fileID , '-- Simulation clock period:\n');
62   fprintf(fileID , 'constant CLK_period : time := 25 ns;\n\n');
63   fprintf(fileID , 'BEGIN\n');
64   fprintf(fileID , '-- Instantiate the Unit Under Test (UUT)\n');
65   fprintf(fileID , 'DUT: TOPLEVEL PORT MAP (\n');
66   fprintf(fileID , 'CLK => CLK,\n nRESET => nRESET,\n t );
67   fprintf(fileID , 'CTRL_EXT_EN => CTRL_EXT_EN,\n t );
68   fprintf(fileID , 'MOD_SEL_EXT_EN => MOD_SEL_EXT_EN,\n t );
69   fprintf(fileID , 'MOD_OUT => MOD_OUT,\n t );
70   fprintf(fileID , 'MOD_RDY => MOD_RDY,\n t );
71   fprintf(fileID , 'MOD_CLK_EN => MOD_CLK_EN,\n t );
72   fprintf(fileID , 'DSEL => DSEL,\n t );
73   fprintf(fileID , 'WE => WE,\n t );
74   fprintf(fileID , 'DIN => DIN,\n t );
75   fprintf(fileID , 'DOUT => DOUT\n);\n');
76   fprintf(fileID , '-- Clock process definitions\n');
77   fprintf(fileID , 'CLK_process : process\n');
78   fprintf(fileID , 'begin\n tCLK <= ''0'';\n t );
79   fprintf(fileID , 'wait for CLK_period/2;\n tCLK <= ''1'';\n t );
80   fprintf(fileID , 'wait for CLK_period/2;\n nend process;\n');
81   fprintf(fileID , '-- Stimulus process\n');
82   fprintf(fileID , 'stim_proc: process\n begin\n t ');
83   fprintf(fileID , 'nRESET <= ''0'';\n t ');
84   fprintf(fileID , 'CTRL_EXT_EN <= ''0'';\n t ');
85   fprintf(fileID , 'MOD_CLK_EN <= ''0'';\n t ');
86   fprintf(fileID , 'DSEL <= (others => ''0'');\n t ');
87   fprintf(fileID , 'WE <= ''0'';\n t ');

```

```

86     fprintf(fileID , 'DIN <= (others => ''0'');\n\t');
87     fprintf(fileID , '-- hold reset state for 20 ns.\n\t');
88     fprintf(fileID , 'wait for CLK_period*1.5;\n\t');
89     fprintf(fileID , 'nRESET <= ''1'';\n\t');
90     fprintf(fileID , 'CTRL_EXT_EN <= ''0'';\n\t');
91     fprintf(fileID , 'DIN <= (others => ''0'');\n\t');
92     fprintf(fileID , 'WE <= ''0'';\n\t');
93     fprintf(fileID , 'DSEL <= "000";\n\t');
94     fprintf(fileID , '-- select write addr.\n\t');
95     fprintf(fileID , 'wait for CLK_period*2;\n\t');
96     fprintf(fileID , 'CTRL_EXT_EN <= ''1'';\n\t');
97     fprintf(fileID , 'DIN <= (others => ''0'');\n\t');
98     fprintf(fileID , 'WE <= ''1'';\n\t\n');
99     fprintf(fileID , "-- start of sample input:\n\t");

100    for idxY = 1:nPoints
101        for idxX = 1:nPoints
102            %typecast(int16(real(integerValues(idxY, idxX))), 'uint8');
103            realbits=dec2bin(typecast(integerReal(idxY, idxX), 'uint16'), 16);
104            imagbits=dec2bin(typecast(integerImag(idxY, idxX), 'uint16'), 16);
105            %imagbytes=typecast(int16(imag(integerValues(idxY, idxX))), 'uint8');
106            fprintf(fileID , "--input X=%d Y=%d RE=0x%d IM=0x%d\n\t", idxY,
107                    idxX, integerReal(idxY, idxX), integerImag(idxY, idxX));
108            fprintf(fileID , "wait for CLK_period;\n\t");
109            fprintf(fileID , 'DSEL <= "001";\n\t');
110            fprintf(fileID , 'DIN <= "%s";\n\t', dec2bin(START_ADDR_RD+((idxX
111                -1)+(idxY-1)*15), 10));
112            fprintf(fileID , "wait for CLK_period;\n\t");
113            fprintf(fileID , 'DIN <= "%s";\n\t', ['00' realbits(
114                inputBitwidth-7:inputBitwidth)]);
115            fprintf(fileID , 'DSEL <= "011";\n\t');
116            fprintf(fileID , "wait for CLK_period;\n\t");
117            fprintf(fileID , 'DIN <= "%s";\n\t', ['00' realbits(
118                inputBitwidth+1:16) dec2bin(0, inputBitwidth-8)]);
119            fprintf(fileID , 'DSEL <= "010";\n\t');
120            fprintf(fileID , "wait for CLK_period;\n\t");
121            fprintf(fileID , 'DIN <= "%s";\n\t', ['00' imagbits(inputBitwidth
122                -7:inputBitwidth)]);
123            fprintf(fileID , 'DSEL <= "110";\n\t');
124            fprintf(fileID , "wait for CLK_period;\n\t");
125            fprintf(fileID , 'DIN <= "%s";\n\t', ['00' imagbits(inputBitwidth
126                +1:16) dec2bin(0, inputBitwidth-8)]);
127            fprintf(fileID , 'DSEL <= "111";\n\t');

```

```

122     fprintf(fileID , 'wait for CLK_period;\n\t');
123     fprintf(fileID , 'DSEL <= "101";\n\t');
124 end
125
126 fprintf(fileID , "-- wait for one more cycle before disengaging (to let
the ram save the data)\n\t");
127 fprintf(fileID , "wait for CLK_period*2;\n\t");
128 fprintf(fileID , "CTRL_EXT_EN <= '0';\n\t");
129 fprintf(fileID , "WE <= '0';\n\t");
130 fprintf(fileID , "--enable module clock\n\t");
131 fprintf(fileID , "MOD_CLK_EN <= '1';\n\t");
132 fprintf(fileID , "--wait for calculation to finish\n\t");
133 fprintf(fileID , "wait for CLK_period*%d;\n\t", (nPPoints^2)*2+length(
outputDftTerms)+10); %net processing time + pipeline delay + safety
margin of 3 cycles
134
135 fprintf(fileID , "----start reading result(s)\n\t");
136 fprintf(fileID , "CTRL_EXT_EN <= '1';\n\t");
137 fprintf(fileID , 'MOD_CLK_EN <= ''0'';\n\t');
138 for outTerm = 1:numberOfOutputTerms
139     fprintf(fileID , 'DSEL <= "000";\n\t');
140     fprintf(fileID , 'wait for CLK_period;\n\t');
141     fprintf(fileID , 'DSEL <= "001";\n\t');
142     fprintf(fileID , 'DIN <= "%s"; -- write read address\n\t', dec2bin(
START_ADDR_RD+(nPPoints^2)+(outTerm-1),10));
143     fprintf(fileID , 'wait for CLK_period;\n\t');
144     fprintf(fileID , 'DSEL <= "011";\n\t');
145     fprintf(fileID , 'wait for CLK_period;\n\t');
146     fprintf(fileID , 'DSEL <= "010";\n\t');
147     fprintf(fileID , 'wait for CLK_period;\n\t');
148     fprintf(fileID , 'DSEL <= "110";\n\t');
149     fprintf(fileID , 'wait for CLK_period;\n\t');
150     fprintf(fileID , 'DSEL <= "111";\n\t');
151     fprintf(fileID , 'wait for CLK_period;\n\t');
152 end
153
154 fprintf(fileID , "CTRL_EXT_EN <= '0';\n\t");
155 fprintf(fileID , 'MOD_CLK_EN <= ''0'';\n\t');
156 fprintf(fileID , 'DSEL <= "000";\n\t');
157 fprintf(fileID , 'DIN <= "0000000000";\n\t');
158 fprintf(fileID , 'wait for CLK_period*2;\n\t');
159
160
161 fprintf(fileID , '--End simulation\n\t');
162 fprintf(fileID , 'wait;\n\t');
163 fprintf(fileID , '\n\tend process;\nEND;\n' );

```

```

162     fprintf(fileID , '—results expected:\n');
163 end
164 for outTerm = 1:numberOfOutputTerms
165     currentTerm=outputDftTerms(outTerm,:,:);
166     decimalResulution=ceil(log10(2)*coefFracBitwidth)+2;
167     integerCoef(:,:,:) = round(Transformcoefficients(currentTerm(1),currentTerm
168     (2),:,:)*10^decimalResulution)/10^decimalResulution;
169     integerCoef = round(integerCoef*2^coefFracBitwidth);
170     accumulator=0+0i;
171     for idxY = 1:nPoints
172         for idxX = 1:nPoints
173             accumulator=accuFunction(complex(integerReal(idxY,idxX),
174             integerImag(idxY,idxX)),integerCoef(idxY,idxX),accumulator,
175             coefFracBitwidth,accumulatorBitwidth);
176         end
177     end
178     accuDividedReal=int32(real(accumulator)*round((outputDividerFactor)
179     /(2^-outputDividerFracBitwidth)));
180     accuDividedImag=int32(imag(accumulator)*round((outputDividerFactor)
181     /(2^-outputDividerFracBitwidth)));
182     accuDividedReal=bitshift(accuDividedReal,-outputDividerFracBitwidth);
183     accuDividedImag=bitshift(accuDividedImag,-outputDividerFracBitwidth);
184     if generateFile(8)
185         fprintf(fileID , '—Coef: %d_%d result = Real: %d Imag: %d RAM
186 CONTENT:0x%4.4x%4.4x\n',currentTerm(1),currentTerm(2),accuDividedReal,
187 accuDividedImag, typecast(bitshift(int16(accuDividedReal),4), 'uint16'),
188 typecast(bitshift(int16(accuDividedImag),4), 'uint16') );
189     end
190     disp(['genVhdlTestbench: Simulation Results for: ' num2str(currentTerm)
191       ' Fixedpoint: ' num2str(accuDividedReal) ' ' num2str(accuDividedImag)
192       'i Floatingpoint: ' num2str(floatingpointResult(currentTerm(1),
193       currentTerm(2))*outputDividerFactor)]);
194 end
195 if generateFile(8)
196     fclose(fileID);
197 end
198 end % of function

199 function result=coefmultiply(sample, coefficient, fractionbits)
200     mulresult=int64(sample)*int64(coefficient);
201     result=bitshift(mulresult,-fractionbits);
202     %disp(['sample= ' num2str(sample) ' * ' num2str(coefficient) ' = '
203     num2str(result)]);

```

```

194 end

196 function result=accuFunction(sample, coefficient, accumulator, fractionbits
, accumulatorBitwidth)
    signrealcoef=sign(real(coefficient));
198 signimagcoef=sign(imag(coefficient));
    realcoef=abs(real(coefficient));
200 imagcoef=abs(imag(coefficient));

202 realXreal=coefmultiply(real(sample),realcoef,fractionbits);
    realXimag=coefmultiply(real(sample),imagcoef,fractionbits);
204 imagXreal=coefmultiply(imag(sample),realcoef,fractionbits);
    imagXimag=coefmultiply(imag(sample),imagcoef,fractionbits);

206 if signrealcoef >= 0 && signimagcoef >= 0
    result=accumulator+complex(double(realXreal-imagXimag),double(
realXimag+imagXreal));
    elseif signrealcoef == -1 && signimagcoef >=0
        result=accumulator+complex(double(-realXreal-imagXimag),double(
realXimag-imagXreal));
    elseif signrealcoef >= 0 && signimagcoef == -1
        result=accumulator+complex(double(realXreal+imagXimag),double(
-realXimag+imagXreal));
    elseif signrealcoef == -1 && signimagcoef == -1
        result=accumulator+complex(double(-realXreal+imagXimag),double(
-realXimag-imagXreal));
    else
        result=accumulator+complex(double(realXreal-imagXimag),double(
realXimag+imagXreal));
    end
218 if real(result)>2^(accumulatorBitwidth-1)-1 || real(result)< -2^(

214 accumulatorBitwidth-1)
    disp('genVhdlTestbench: real accumulator overflow detected!
CHECK YOUR BITWIDTH SETTINGS!');
220 end
    if imag(result)>2^(accumulatorBitwidth-1)-1 || imag(result)< -2^(

222 accumulatorBitwidth-1)
        disp('genVhdlTestbench: imag accumulator overflow detected!
CHECK YOUR BITWIDTH SETTINGS!');
    end
224 end

```

Listing A.6: genVhdlTestbench.m

A.1.7 Quellcode: brute2snr.m

```

1 if ~exist('Transformcoefficients','var')
2     disp('Error! run brute2dft first to generate transform coefficients');
3     return;
4 end
5 rng('shuffle','twister'); %more randomness
6 disp(['brute2snr: SQNR estimator for 2D-DFT, Transform Size: ' num2str(
7     nPoints)]);
8 disp(['brute2snr: Input bitwidth: ', num2str(inputBitwidth), ' Fractional
9     Bitwidth: ' num2str(coefFracBitwidth)]);
10 disp(['brute2snr: Accumulator bitwidth: ', num2str(accumulatorBitwidth), '
11     Divider fractional bitwidth: ' num2str(outputDividerFracBitwidth)]);
nSamples=20;
12 accuSQNR=zeros(nSamples,1);
theoreticalAccuSNR=zeros(nSamples,1);
13 SQNR=zeros(nSamples,1);
theoreticalSNR=zeros(nSamples,1);
14 for sample=1:nSamples
    integerReal=int16(randi(2^inputBitwidth-1,nPoints)-2^(inputBitwidth-1))
    ;
    integerImag=int16(randi(2^inputBitwidth-1,nPoints)-2^(inputBitwidth-1))
    ;
    fixedpointresult=zeros(nPoints);
    fixedpointaccu=zeros(nPoints);
    for coefY=1:nPoints
        for coefX=1:nPoints
            currentTerm=[coefY,coefX];
            decimalResulution=ceil(log10(2)*coefFracBitwidth)+2;
            integerCoef(:,:,:)=(round(Transformcoefficients(currentTerm(1),
18 currentTerm(2),:,:)*10^decimalResulution)/10^decimalResulution);
            integerCoef = round(integerCoef*2^coefFracBitwidth);
            accumulator=0+0i;
            for idxY = 1:nPoints
                for idxX = 1:nPoints
                    accumulator=accuFunction(complex(integerReal(idxY,idxX),
28 integerImag(idxY,idxX)),integerCoef(idxY,idxX),accumulator,
coefFracBitwidth,accumulatorBitwidth);
                end
            end
            accuDividedReal=int32(real(accumulator)*round((
32 outputDividerFactor)/(2^outputDividerFracBitwidth)));
            accuDividedImag=int32(imag(accumulator)*round((
outputDividerFactor)/(2^outputDividerFracBitwidth)));

```

```

accuDividedReal=bitshift(accuDividedReal,-
outputDividerFracBitwidth);
34 accuDividedImag=bitshift(accuDividedImag,-
outputDividerFracBitwidth);
fixedpointaccu(coefY, coefX) = accumulator;
36 if accuDividedReal>2^(outputBitwidth-1)-1
    disp(['brute2snr: real Output overflow for point: ' num2str
(currentTerm) ' Output Value: ' num2str(accuDividedReal)]);
38 accuDividedReal=2^(outputBitwidth-1)-1;
end
40 if accuDividedReal<-2^(outputBitwidth-1)
    disp(['brute2snr: real Output underflow for point: ' '
num2str(currentTerm) ' Output Value: ' num2str(accuDividedReal)]);
42 accuDividedReal=-2^(outputBitwidth-1);
end
44 if accuDividedImag>2^(outputBitwidth-1)-1
    disp(['brute2snr: imag Output overflow for point: ' num2str
(currentTerm) ' Output Value: ' num2str(accuDividedImag)]);
46 accuDividedImag=2^(outputBitwidth-1)-1;
end
48 if accuDividedImag<-2^(outputBitwidth-1)
    disp(['brute2snr: imag Output underflow for point: ' '
num2str(currentTerm) ' Output Value: ' num2str(accuDividedImag)]);
50 accuDividedImag=-2^(outputBitwidth-1);
end
52 fixedpointresult(coefY, coefX)=complex(accuDividedReal,
accuDividedImag);

54 end
end
56 floatingpointAccuResult=fft2(complex(integerReal, integerImag));
floatingpointResult=fft2(complex(integerReal, integerImag))* *
outputDividerFactor;
58 errorAccuSum=0;
floatAccuSum=0;
60 theoreticalAccuErrorsum=0;
errorSum=0;
62 floatSum=0;
theoreticalErrorsum=0;
64 for coefY=1:nPoints
    for coefX=1:nPoints
        floatAccuSum=floatAccuSum+abs(floatingpointAccuResult(coefY,
66 coefX))^2;
    end
end

```

```

errorAccuSum=errorAccuSum+(abs( floatingpointAccuResult (coefY ,
coefX))-abs( fixedpointaccu ( coefY , coefX ))) ^2;
theoreticalAccuErrorsum=theoreticalAccuErrorsum+(abs(
floatingpointAccuResult (coefY , coefX))-abs(round( floatingpointAccuResult
(coefY , coefX )))) ^2;
floatSum=floatSum+abs( floatingpointResult ( coefY , coefX )) ^2;
errorSum=errorSum+(abs( floatingpointResult ( coefY , coefX ))-abs(
fixedpointresult ( coefY , coefX ))) ^2;
theoreticalErrorsum=theoreticalErrorsum+(abs(
floatingpointResult ( coefY , coefX ))-abs(round( floatingpointResult ( coefY ,
coefX )))) ^2;
end
end
accuSQNR(sample)=10*log10( floatAccuSum/errorAccuSum );
theoreticalAccuSNR(sample)=10*log10( floatAccuSum/
theoreticalAccuErrorsum );
SQNR(sample)=10*log10( floatSum/errorSum );
theoreticalSNR(sample)=10*log10( floatSum/theoreticalErrorsum );
end
meanAccuSQNR=mean(accuSQNR);
meanTheoreticalAccuSNR=mean(theoreticalAccuSNR);
meanSQNR=mean(SQNR);
meanTheoreticalSNR=mean(theoreticalSNR);
disp(['brute2snr: Simulated Accumulator SQNR: ' num2str(meanAccuSQNR,4) ' dB,
      Floatingpoint SQNR: ' num2str(meanTheoreticalAccuSNR,4) 'dB']);
disp(['brute2snr: Simulated Output SQNR: ' num2str(meanSQNR,4) 'dB,
      Floatingpoint SQNR: ' num2str(meanTheoreticalSNR,4) 'dB']);

function result=coefmultiply(sample, coefficient, fractionbits)
mulresult=int64(sample)*int64(coefficient);
result=bitshift(mulresult,-fractionbits);
%disp(['sample= ' num2str(sample) ' * ' num2str(coefficient) ' = '
num2str(result)]);
end

function result=accuFunction(sample, coefficient, accumulator, fractionbits
, accumulatorBitwidth)
signrealcoef=sign(real(coefficient));
signimagcoef=sign(imag(coefficient));
realcoef=abs(real(coefficient));
imagcoef=abs(imag(coefficient));

realXreal=coefmultiply(real(sample),realcoef,fractionbits);
realXimag=coefmultiply(real(sample),imagcoef,fractionbits);

```

```

100    imagXreal=coefmultiply(imag(sample),realcoef,fractionbits);
101    imagXimag=coefmultiply(imag(sample),imagcoef,fractionbits);
102
103    if signrealcoef >= 0 && signimagcoef >= 0
104        result=accumulator+complex(double(realXreal-imagXimag),double(
105            realXimag+imagXreal));
106    elseif signrealcoef == -1 && signimagcoef >= 0
107        result=accumulator+complex(double(-realXreal-imagXimag),double(
108            realXimag-imagXreal));
109    elseif signrealcoef >= 0 && signimagcoef == -1
110        result=accumulator+complex(double(realXreal+imagXimag),double(
111            -realXimag+imagXreal));
112    elseif signrealcoef == -1 && signimagcoef == -1
113        result=accumulator+complex(double(-realXreal+imagXimag),double(
114            -realXimag-imagXreal));
115    else
116        result=accumulator+complex(double(realXreal-imagXimag),double(
117            realXimag+imagXreal));
118    end
119    if real(result)>2^(accumulatorBitwidth-1)-1 || real(result)<-2^(
120        accumulatorBitwidth-1)
121        disp('brute2snr: real accumulator overflow detected! adjust
122        Accumulator Bitwidth');
123    end
124    if imag(result)>2^(accumulatorBitwidth-1)-1 || imag(result)<-2^(
125        accumulatorBitwidth-1)
126        disp('brute2snr: imag accumulator overflow detected! adjust
127        Accumulator Bitwidth');
128    end
129
130 end

```

Listing A.7: brute2snr.m

A.2 Verilog Quellcode

A.2.1 Quellcode: accumulators.v

```

1  /*************************************************************************/
2  /***** Accumulators ***/
3  /*************************************************************************/
4  module dft_accumulator
5  #(parameter Opt_width=12,

```

```

    Inp_width=12,
7     acc_width=14)
(
9      input CLK, //clk input
10     input nReset, //resets accumulator registers asynchronously
11     input addSubReal, //subtract instead of add
12     input addSubImag, //subtract instead of add
13     input enable, //accumulate or hold value
14     input signed [Inp_width-1:0] inReal,
15     input signed [Inp_width-1:0] inImag,
16     output signed [Opt_width-1:0] outReal,
17     output signed [Opt_width-1:0] outImag
18 );
19
// registers
20 reg signed [acc_width-1:0] accReal_reg;
21 reg signed [acc_width-1:0] accImag_reg;
22
//adder-subtractors
23 wire signed [acc_width-1:0] RealAdder = (addSubReal) ? accReal_reg-inReal :
24   accReal_reg+inReal;
25 wire signed [acc_width-1:0] ImagAdder = (addSubImag) ? accImag_reg-inImag :
26   accImag_reg+inImag;
27
generate
28   if(Opt_width==acc_width) //if output = accumulator width > DONT SATURATE
29     begin
30       //output assignment
31       assign outReal = accReal_reg;
32       assign outImag = accImag_reg;
33     end
34   else
35     begin
36       reg [Opt_width-1:0] accRealSat, accImagSat;
37       //output assignment
38       assign outReal = accRealSat;
39       assign outImag = accImagSat;
40       always @* //Saturation unit
41         begin
42           if ((accReal_reg[acc_width-1:Opt_width-1]=={acc_width-Opt_width+1{1'b0}}) ||
43             (accReal_reg[acc_width-1:Opt_width-1]=={acc_width-Opt_width+1{1'b1}}))
44             accRealSat = accReal_reg[Opt_width-1:0];
45

```

```

47     else if ( accReal_reg[acc_width-1] ) //underflow
48         accRealSat = {1'b1,{Opt_width-1{1'b0 }}};
49     else //overflow
50         accRealSat = {1'b0,{Opt_width-1{1'b1 }}};
51     if (( accImag_reg[acc_width-1:Opt_width-1]=={acc_width-Opt_width+1{1'b0 }}) ||
52         ( accImag_reg[acc_width-1:Opt_width-1]=={acc_width-Opt_width+1{1'b1 }}))
53         accImagSat = accImag_reg[Opt_width-1:0];
54     else if ( accImag_reg[acc_width-1] ) //underflow
55         accImagSat = {1'b1,{Opt_width-1{1'b0 }}};
56     else //overflow
57         accImagSat = {1'b0,{Opt_width-1{1'b1 }};
58     end
59 end
60
61 always@(posedge CLK, negedge nReset) //D-FF async active low reset , active
62     high enable
63 begin
64     if (!nReset)
65         begin
66             accReal_reg <= #1 {acc_width{1'b0 }};
67             accImag_reg <= #1 {acc_width{1'b0 }};
68         end
69     else
70         begin
71             if (enable)
72                 begin
73                     accReal_reg <= #1 RealAdder;
74                     accImag_reg <= #1 ImagAdder;
75                 end
76             else //dont accumulate just hold
77                 begin
78                     accReal_reg <= accReal_reg;
79                     accImag_reg <= accImag_reg;
80                 end
81             end
82         end
83 endmodule

```

Listing A.8: accumulators.v

A.3 VHDL Quellcode

A.3.1 Quellcode: toplevel.vhd

```
—  
— Entity : TOLEVEL  
—  
— Copyright 2018  
— Filename : toplevel.vhd  
— Creation date : 2018-04-26  
— Authors(s) : Jannes Helck, Martin Willimczik  
— Version : 1.10  
— Description : Top level  
—  
— File History :  
— Date Version Author Comment  
— 2018-04-26 1.00 J. Helck Creation of file  
— 2019-31-01 1.10 M. Willimczik Added Dummy Modules, Added symb.  
delay,  
— deleted Read Enable  
—  
library ieee;  
use ieee.std_logic_1164.all;  
use ieee.numeric_std.all;  
  
use work.BRAM_PKG.all;  
use work.MEMORY_CONTROL_PKG.all;  
use work.MODULE_CONTROL_PKG.all;  
use work.DFT_MODULE_PKG.all;  
use work.DUMMY_MODULE_PKG.all;  
  
entity TOLEVEL is  
port (  
    CLK : in std_logic;
```

```

nRESET           : in  std_logic;
32   CTRL_EXT_EN    : in  std_logic;
MOD_SEL_EXT_EN : in  std_logic;
34   MOD_OUT        : out std_logic_vector(2 downto 0);
MOD_RDY         : out std_logic;
36   MOD_CLK_EN     : in  std_logic;
DSEL            : in  std_logic_vector(2 downto 0);
38   WE              : in  std_logic;
DIN             : in  std_logic_vector(9 downto 0);
40   DOUT            : out std_logic_vector(7 downto 0)

42 );
end TOLEVEL;

44
architecture ARCH of TOLEVEL is
46
signal RAM_EN      : std_logic;
48 signal MOD_SEL    : std_logic_vector(2 downto 0);
signal MOD_CLK     : std_logic;
50 signal RDY        : std_logic;
signal ADDR_BUS    : std_logic_vector(9 downto 0);
52 signal DIN_BUS    : std_logic_vector(31 downto 0);
signal DOUT_BUS    : std_logic_vector(31 downto 0);

54
signal WE_RAM       : std_logic;
56 signal RE_RAM     : std_logic;

58 signal WE_C1       : std_logic;
signal WE_C4       : std_logic;
60 signal WE_C5       : std_logic;
signal WE_C6       : std_logic;
62 signal WE_C7       : std_logic;

64
begin
66   RAM_EN <= '1';
68   MOD_OUT <= MOD_SEL;
MOD_RDY <= RDY;
70   MOD_CLK <= CLK when MOD_CLK_EN = '1' else '0';
—MOD_CLK <= CLK ;
72 —MOD_CLK <= CLK after 500ps when MOD_CLK_EN = '1' else '0' after 500ps;

74 WE_RAM <= WE_C1 or WE_C4 or WE_C5 or WE_C6 or WE_C7;

```

```

RE_RAM <= '1';

76 — Instantiation of Component : MEMORY_CONTROL
C1: MEMORY_CONTROL port map (
    CLK          => CLK,
    nRESET      => nRESET,
    CTRL_EXT_EN => CTRL_EXT_EN,
    MOD_SEL_EXT_EN => MOD_SEL_EXT_EN,
    MOD_SEL     => MOD_SEL,
    DIN         => DIN,
    DOUT        => DOUT,
    DSEL         => DSEL,
    WE_IN       => WE,
    WE          => WE_C1,
    RE          => open,
    ADDR_BUS   => ADDR_BUS,
    DIN_BUS    => DIN_BUS,
    DOUT_BUS   => DOUT_BUS
);

94 — Instantiation of Component: BRAM
C2: BRAM port map (
    CLK          => CLK,
    nRESET      => nRESET,
    EN          => RAM_EN,
    WE          => WE_RAM,
    RE          => RE_RAM,
    ADDR        => ADDR_BUS,
    DIN         => DIN_BUS,
    DOUT        => DOUT_BUS
);

106 — Instantiation of Component: MODULE_CONTROL
C3: MODULE_CONTROL port map (
    CLK          => MOD_CLK,
    nRESET      => nRESET,
    MOD_SEL_EXT_EN => MOD_SEL_EXT_EN,
    MOD_SEL     => MOD_SEL,
    RDY         => RDY
);

114 — Instantiation of Component: DFT_MODULE
C4: DFT_MODULE port map (
    CLK          => MOD_CLK,

```

```

120      nRESET          => nRESET,
121      CTRL_EXT_EN    => CTRL_EXT_EN,
122      MOD_SEL         => MOD_SEL,
123      RDY             => RDY,
124      WE              => WE_C4,
125      RE              => open ,
126      ADDR_BUS        => ADDR_BUS,
127      DIN_BUS         => DIN_BUS,
128      DOUT_BUS        => DOUT_BUS
129  ) ;

130 — Instantiation of Component: DUMMY_MODULE
C5: DUMMY_MODULE
132 generic map (MOD_NR  => "010")
133 port map (
134     CLK              => MOD_CLK,
135     nRESET          => nRESET,
136     CTRL_EXT_EN    => CTRL_EXT_EN,
137     MOD_SEL         => MOD_SEL,
138     RDY             => RDY,
139     WE              => WE_C5,
140     RE              => open ,
141     ADDR_BUS        => ADDR_BUS,
142     DIN_BUS         => DIN_BUS,
143     DOUT_BUS        => DOUT_BUS
144 ) ;
145 — Instantiation of Component: DUMMY_MODULE
C6: DUMMY_MODULE
146 generic map (MOD_NR  => "011")
147 port map (
148     CLK              => MOD_CLK,
149     nRESET          => nRESET,
150     CTRL_EXT_EN    => CTRL_EXT_EN,
151     MOD_SEL         => MOD_SEL,
152     RDY             => RDY,
153     WE              => WE_C6,
154     RE              => open ,
155     ADDR_BUS        => ADDR_BUS,
156     DIN_BUS         => DIN_BUS,
157     DOUT_BUS        => DOUT_BUS
158 ) ;
159 — Instantiation of Component: DUMMY_MODULE
C7: DUMMY_MODULE
160 generic map (MOD_NR  => "100")
161

```

```
164    port map (
165        CLK              => MOD_CLK,
166        nRESET           => nRESET,
167        CTRL_EXT_EN     => CTRL_EXT_EN,
168        MOD_SEL          => MOD_SEL,
169        RDY              => RDY,
170        WE               => WE_C7,
171        RE               => open ,
172        ADDR_BUS         => ADDR_BUS,
173        DIN_BUS          => DIN_BUS,
174        DOUT_BUS         => DOUT_BUS
175    );
176
177 end ARCH;
```

Listing A.9: toplevel.vhd

A.3.2 Quellcode: bram.vhd

```
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
279
280
281
282
283
284
285
286
287
288
289
289
290
291
292
293
294
295
296
297
298
299
299
300
301
302
303
304
305
306
307
308
309
309
310
311
312
313
314
315
316
317
318
319
319
320
321
322
323
324
325
326
327
328
329
329
330
331
332
333
334
335
336
337
338
339
339
340
341
342
343
344
345
346
347
348
349
349
350
351
352
353
354
355
356
357
358
359
359
360
361
362
363
364
365
366
367
368
369
369
370
371
372
373
374
375
376
377
378
379
379
380
381
382
383
384
385
386
387
388
389
389
390
391
392
393
394
395
396
397
398
399
399
400
401
402
403
404
405
406
407
408
409
409
410
411
412
413
414
415
416
417
418
419
419
420
421
422
423
424
425
426
427
428
429
429
430
431
432
433
434
435
436
437
438
439
439
440
441
442
443
444
445
446
447
448
448
449
449
450
451
452
453
454
455
456
457
458
459
459
460
461
462
463
464
465
466
467
468
468
469
469
470
471
472
473
474
475
476
477
478
478
479
479
480
481
482
483
484
485
486
487
488
488
489
489
490
491
492
493
494
495
496
497
498
499
499
500
501
502
503
504
505
506
507
508
509
509
510
511
512
513
514
515
516
517
518
519
519
520
520
521
522
523
524
525
526
527
528
529
529
530
531
532
533
534
535
536
537
538
539
539
540
541
542
543
544
545
546
547
548
548
549
549
550
551
552
553
554
555
556
557
558
559
559
560
561
562
563
564
565
566
567
568
568
569
569
570
571
572
573
574
575
576
577
577
578
578
579
579
580
581
582
583
584
585
586
587
588
588
589
589
590
591
592
593
594
595
596
597
598
598
599
599
600
601
602
603
604
605
606
607
608
609
609
610
611
612
613
614
615
616
617
618
619
619
620
620
621
622
623
624
625
626
627
628
629
629
630
631
632
633
634
635
636
637
638
639
639
640
641
642
643
644
645
646
647
648
648
649
649
650
651
652
653
654
655
656
657
658
659
659
660
661
662
663
664
665
666
667
668
668
669
669
670
671
672
673
674
675
676
677
677
678
678
679
679
680
681
682
683
684
685
686
687
687
688
688
689
689
690
691
692
693
694
695
696
697
698
698
699
699
700
701
702
703
704
705
706
707
708
709
709
710
711
712
713
714
715
716
717
718
718
719
719
720
721
722
723
724
725
726
727
728
729
729
730
731
732
733
734
735
736
737
738
739
739
740
740
741
742
743
744
745
746
747
748
748
749
749
750
751
752
753
754
755
756
757
758
759
759
760
761
762
763
764
765
766
767
768
768
769
769
770
771
772
773
774
775
776
777
777
778
778
779
779
780
781
782
783
784
785
786
787
787
788
788
789
789
790
791
792
793
794
795
796
797
797
798
798
799
799
800
801
802
803
804
805
806
807
808
809
809
810
811
812
813
814
815
816
817
817
818
818
819
819
820
821
822
823
824
825
826
827
828
829
829
830
831
832
833
834
835
836
837
838
838
839
839
840
841
842
843
844
845
846
847
848
848
849
849
850
851
852
853
854
855
856
857
858
859
859
860
861
862
863
864
865
866
867
868
868
869
869
870
871
872
873
874
875
876
877
877
878
878
879
879
880
881
882
883
884
885
886
887
887
888
888
889
889
890
891
892
893
894
895
896
897
897
898
898
899
899
900
901
902
903
904
905
906
907
908
908
909
909
910
911
912
913
914
915
916
916
917
917
918
918
919
919
920
921
922
923
924
925
926
927
927
928
928
929
929
930
931
932
933
934
935
936
937
937
938
938
939
939
940
941
942
943
944
945
946
947
947
948
948
949
949
950
951
952
953
954
955
956
957
957
958
958
959
959
960
961
962
963
964
965
966
967
967
968
968
969
969
970
971
972
973
974
975
976
977
977
978
978
979
979
980
981
982
983
984
985
986
987
987
988
988
989
989
990
991
992
993
994
994
995
995
996
996
997
997
998
999
```

```
17  
18 ━━━━━━━━━━ Package  
19  
library ieee;  
20 use ieee.std_logic_1164.all;  
use ieee.numeric_std.all;  
21  
22 package BRAM_PKG is  
23  
component BRAM  
port (  
    CLK      : in  std_logic;  
    nRESET: in  std_logic;  
    EN       : in  std_logic;  
    WE       : in  std_logic;  
    RE       : in  std_logic;  
    ADDR    : in  std_logic_vector(9 downto 0);  
    DIN     : in  std_logic_vector(31 downto 0);  
    DOUT   : out std_logic_vector(31 downto 0)  
);  
end component;  
37  
38 end BRAM_PKG;  
39  
40 ━━━━━━━━━━ end Package  
41  
  
42 library ieee;  
43 use ieee.std_logic_1164.all;  
44 use ieee.numeric_std.all;  
45  
46 entity BRAM is  
port (  
    CLK      : in  std_logic;  
    nRESET: in  std_logic;  
    EN       : in  std_logic;  
    WE       : in  std_logic;  
    RE       : in  std_logic;  
    ADDR    : in  std_logic_vector(9 downto 0);  
    DIN     : in  std_logic_vector(31 downto 0);  
    DOUT   : out std_logic_vector(31 downto 0)  
);  
57
```

```
end BRAM;
59
architecture ARCH of BRAM is
61
type RAM_TYPE is array (1023 downto 0) of std_logic_vector(31 downto 0);
63 signal BRAM : RAM_TYPE:= (others => "00000000000000000000000000000000");
65 attribute RAM_STYLE : string;
attribute RAM_STYLE of BRAM : signal is "block";
67
begin
69
RAM_P: process(CLK)
begin
71
if CLK'event and CLK = '1' then
73
if EN = '1' then
75
if WE = '1' then
76
BRAM(to_integer(unsigned(ADDR))) <= DIN;
77
end if;
78
DOUT <= BRAM(to_integer(unsigned(ADDR))) after 500ps;
79
end if;
80
end process;
81
end ARCH;
```

Listing A.10: bram.vhd

A.3.3 Quellcode: module_control.vhd

```
—
— Entity : MODULE_CONTROL
—
—
4 Copyright 2018
— Filename : module_control.vhd
— Creation date : 2018-05-12
— Authors(s) : Jannes Helck
— Version : 1.00
— Description : Control Unit for sequential activation of the
```

```
10                                     signal processing modules
11
12   File History :
13   Date          Version       Author      Comment
14   2018-05-12    1.0.0        J. Helck    Creation of file
15
16
17
18   library ieee;
19   use ieee.std_logic_1164.all;
20   use ieee.numeric_std.all;
21
22   package MODULE_CONTROL_PKG is
23
24     component MODULE_CONTROL
25     port (
26       CLK           : in  std_logic;
27       nRESET        : in  std_logic;
28       MOD_SEL_EXT_EN : in  std_logic;
29       MOD_SEL       : out std_logic_vector(2 downto 0);
30       RDY          : in  std_logic
31     );
32   end component;
33
34   end MODULE_CONTROL_PKG;
35
36
37
38   library ieee;
39   use ieee.std_logic_1164.all;
40   use ieee.numeric_std.all;
41
42   entity MODULE_CONTROL is
43   port (
44     CLK           : in  std_logic;
45     nRESET        : in  std_logic;
46     MOD_SEL_EXT_EN : in  std_logic;
```

```

48      MOD_SEL          : out std_logic_vector(2 downto 0);
49      RDY              : in  std_logic;
50  );
51  end MODULE_CONTROL;
52
53  architecture ARCH of MODULE_CONTROL is
54
55  type STATES is (M1, M2, M3, M4);
56  signal STATE, NEXT_STATE: STATES;
57  signal MOD_SEL_INT : std_logic_vector(2 downto 0);
58
59 begin
60
61  — State machine
62  STATE_MEM: process(CLK, nRESET)
63  begin
64    if nRESET = '0' then STATE <= M1;
65    elsif CLK = '1' and CLK'event then
66      STATE <= NEXT_STATE;
67    end if;
68  end process;
69
70  TRANSITION_LOGIC: process(RDY, STATE)
71  begin
72    NEXT_STATE <= STATE;
73    case STATE is
74
75      when M1 => MOD_SEL_INT <= "001";
76        if RDY = '1' then NEXT_STATE <= M2;
77        end if;
78        NEXT_STATE <= M1;
79
80      when M2 => MOD_SEL_INT <= "010";
81        if RDY = '1' then NEXT_STATE <= M3;
82        end if;
83        NEXT_STATE <= M2;
84
85      when M3 => MOD_SEL_INT <= "011";
86        if RDY = '1' then NEXT_STATE <= M4;
87        end if;
88        NEXT_STATE <= M3;
89
90      when M4 => MOD_SEL_INT <= "100";
91        if RDY = '1' then NEXT_STATE <= M1;
92

```

```

92      end if;
93      NEXT_STATE <= M4;
94
95      end case;
96  end process;
97
98 — Three state bus drivers
99  MOD_SEL <= MOD_SEL_INT when MOD_SEL_EXT_EN = '0' else (others=>'Z');
100
101 end ARCH;
```

Listing A.11: module_control.vhd

A.3.4 Quellcode: dummy_module.vhd

```

1 —
2 —
3 — Entity : DUMMY_MODULE
4 —
5 — Copyright 2019
6 — Filename : dummy_module.vhd
7 — Creation date : 31.01.2019
8 — Authors(s) : Martin Willimczik
9 — Version : 1.00
10 — Description : Dummy module for the unused module slots in the
11 — system,
12 —           makes sure the address and data-in line stay defined when
13 —           unused module slots are selected
14 —
15 —
16 — library ieee;
17 — use ieee.std_logic_1164.all;
18 — use ieee.numeric_std.all;
19 —
20 — package DUMMY_MODULE_PKG is
21 —
22 — component DUMMY_MODULE
23 — generic(  MOD_NR          : unsigned := "010"    — module number
24 — );
```

```

21 port (
22     CLK          : in  std_logic;
23     nRESET       : in  std_logic;
24     CTRL_EXT_EN : in  std_logic;
25     MOD_SEL      : in  std_logic_vector(2 downto 0);
26     RDY          : out std_logic;
27     WE           : out std_logic;
28     RE           : out std_logic;
29     ADDR_BUS    : out std_logic_vector(9 downto 0);
30     DIN_BUS     : out std_logic_vector(31 downto 0);
31     DOUT_BUS    : in  std_logic_vector(31 downto 0)
32 );
33 end component;
34
35 end DUMMY_MODULE_PKG;
36
37 end package;
38
39 library ieee;
40 use ieee.std_logic_1164.all;
41 use ieee.numeric_std.all;
42
43 entity DUMMY_MODULE is
44 generic(
45     MOD_NR        : unsigned := "010"      -- module number
46 );
47
48 port (
49     CLK          : in  std_logic;
50     nRESET       : in  std_logic;
51     CTRL_EXT_EN : in  std_logic;
52     MOD_SEL      : in  std_logic_vector(2 downto 0);
53     RDY          : out std_logic;
54     WE           : out std_logic;
55     RE           : out std_logic;
56     ADDR_BUS    : out std_logic_vector(9 downto 0);
57     DIN_BUS     : out std_logic_vector(31 downto 0);
58     DOUT_BUS    : in  std_logic_vector(31 downto 0)
59 );
60 end DUMMY_MODULE;
61
62 architecture ARCH of DUMMY_MODULE is
63

```

```
65 signal ADDR      : std_logic_vector(9 downto 0);
66 signal DIN       : std_logic_vector(31 downto 0);
67 signal RDY_INT   : std_logic;
begin
68
69 RE <= '0';
70 WE <= '0';
71 RDY_INT <= '1';
72 ADDR <= "0000000000";
73 DIN  <= "00000000000000000000000000000000";
74
75 ADDR_BUS <= ADDR when MOD_SEL = std_logic_vector(MOD_NR) and CTRL_EXT_EN =
76      '0' else (others=>'Z');
77 DIN_BUS <= DIN when MOD_SEL = std_logic_vector(MOD_NR) and CTRL_EXT_EN =
78      '0' else (others=>'Z');
79 RDY <= RDY_INT when MOD_SEL = std_logic_vector(MOD_NR) else 'Z';
80
81 end ARCH;
```

Listing A.12: dummy_module.vhd

Erklärung zur selbstständigen Bearbeitung einer Abschlussarbeit

Hiermit versichere ich, dass ich die vorliegende Arbeit ohne fremde Hilfe selbstständig verfasst und nur die angegebenen Hilfsmittel benutzt habe.

Ort

Datum

Unterschrift im Original