SoC-basierte partielle Rekonfiguration einer modularisierten Bildverarbeitungspipeline - Edris Sahak (2011)
Diese Arbeit befasst sich mit der Entwicklung einer SoC-basierten partiellen und dynamischen Rekonfiguration von Bildverarbeitungsfiltern in einer Pipeline, die in einer Echtzeit-Bildverarbeitungsplattform für die Erkennung der Fahrbahn eingesetzt werden. Die Bildverarbeitungsfilter in den dynamischen Regionen des FPGA werden während des Betriebes vom ICAP-Treiber rekonfiguriert, sodass die statische Region des FPGA weiterhin funktionsfähig bleibt. Als Bildquelle dient eine Kamera oder der VGA-Anschluss des ML-507 FPGA Boards und das Ergebnis der Bildverarbeitung wird über den DVI-Videocontroller CH7301C auf einem LCD-Bildschirm dargestellt. Die Bildverarbeitungsfilter wurden mit dem System-Generator modelliert und synthetisiert und mit PlanAhead in die SoC-Architektur als partiell rekonfigurierbare Module integriert. Der MicroBlaze-Prozessor steuert die partielle und dynamische Rekonfiguration und parametriert die Videokomponenten.