Code-Generierung aus SysML-Konnektoren mit gemischten Hardware/Software-Endpunkten - Fabian Zahn (SysML connector based code generation between mixed hardware/software endpoints, 2012)
In der vorliegenden Arbeit wird untersucht wie in SysML-Modellen beschriebene Hardware/Software-Schnittstellen automatisiert durch Codegeneration synthetisiert werden können. Für diesen Zweck wurde ein Transformationskonzept sowie ein Generatorprototyp entworfen, welcher ein Register File als Hardware-Komponente in VHDL sowie einen Hardware Abstraction Layer für die Software-Komponente erzeugt.