FPGA-gestützte latenzarme Mustererkennung für analoge Signale im Sub-Gigahertz-Bereich - Robin Rolf Fröhlich (FPGA-based low latency pattern recognition for analog signals below 1 Gigahertz, 2019)
Im Rahmen dieser Arbeit wird ein IP-Core vorgestellt, welcher basierend auf einem KC705 FPGA-Board als Coprozessor für Mustererkennung genutzt werden kann. Dabei erreicht der IP-Core eine vom FPGA begrenzten Signalabtastrate von 1 Gigasamplespro Sekunde bei einer Auflösung von 14 Bit. Er lässt sich über AXI zur Laufzeit konfigurieren. Es wird ferner ein Test-system vorgestellt, welches diesen IP-Core verwendet und verifiziert. Für den IP-Core wird der Algorithmus Summe der Absoluten Differenzen zur Mustererkennung verwendet.