Implementierung und Evaluation eines FPGA-Koprozessors für die Bilderkennung unter Verwendung von Convolutional Neural Networks

Abstract

Die Erkennung von Bildmerkmalen ist ein fester Bestandteil vieler neuen Anwendungen aus dem Bereich der Internet-of-Things-Geräte. Diese Arbeit stellt einen FPGA-Koprozessor vor, der auf Grundlage einer skalierbaren Tensor-Processing-Unit-Architektur entworfen wurde. Es wird sich mit Optimierungen auseinander gesetzt, die es ermöglichen, Convolutional Neural Networks selbst auf leistungsschwächeren Systemen zu verwenden.

Image feature recognition is an integral part of many emerging applications from the field of Internet-of-Things devices. This work presents an FPGA coprocessor which was designed based on a scalable tensor processing unit architecture. Optimizations are addressed that allow convolutional neural networks to be used even on lower performance systems.