SoC-basierte partielle Rekonfiguration einer modularisierten Bildverarbeitungspipeline

Abstract

Diese Arbeit befasst sich mit der Entwicklung einer SoC-basierten partiellen und dynamischen Rekonfiguration von Bildverarbeitungsfiltern in einer Pipeline, die in einer Echtzeit-Bildverarbeitungsplattform für die Erkennung der Fahrbahn eingesetzt werden. Die Bildverarbeitungsfilter in den dynamischen Regionen des FPGA werden während des Betriebes vom ICAP-Treiber rekonfiguriert, sodass die statische Region des FPGA weiterhin funktionsfähig bleibt. Als Bildquelle dient eine Kamera oder der VGA-Anschluss des ML-507 FPGA Boards und das Ergebnis der Bildverarbeitung wird über den DVI-Videocontroller CH7301C auf einem LCD-Bildschirm dargestellt. Die Bildverarbeitungsfilter wurden mit dem System-Generator modelliert und synthetisiert und mit PlanAhead in die SoC-Architektur als partiell rekonfigurierbare Module integriert. Der MicroBlaze-Prozessor steuert die partielle und dynamische Rekonfiguration und parametriert die Videokomponenten.

This report deals with the development of a SoC based partial and dynamic reconfiguration of image processing filters in a pipeline, which is used in a real time image processing platform for the detection of lane markings. The image processing filters in the dynamic regions of the FPGA are reconfigured during the operational mode by the ICAP driver, so that other modules remain working. A camera or the VGA port on the ML-507 FPGA board is used as image source and the result of the image processing is shown by the CH7301C video controller on an LCD screen. The image processing filters will be modeled and synthesized using the System Generator and integrated as partial reconfigurable modules into the SoC architecture with PlanAhead. The MicroBlaze processor controls the partial reconfiguration and configures the video components.