Digital-Down-Converter für Field-Programmable-Gate-Arrays in VHDL

Abstract

Für High-End-Anwendungen der digitalen Signalverarbeitung sind Digital-Down-Converter in integrierten Schaltungen nicht leistungsstark genug und nicht portabel, weshalb diese auf FPGAs implementiert werden. Es werden verschiedene Ansätze verfolgt, einen Digital- Down-Converter in VHDL zu implementieren, wobei die Schwerpunkte auf hardware-optimierter Dezimation und der Erzeugung harmonischer Schwingungen mit digitalen Schaltungen liegen. Am Ende der Diplomarbeit werden die Implementierungen miteinander verglichen und die Ergebnisse sowie weitere Optimierungsmöglichkeiten vergleichend dargestellt

Digital-down-converters in integrated circuits are not fast enough for modern high-end-applications in digital signal processing. DDCs in field-programmable-gate-arrays can achieve much better data throughput and reach a higher clockrate and are suitable for reuse. This diploma theses puts emphasis on generating harmonic sinusodial signals with hardware optimized digital circuits and hardware optimized decimation with (S)CIC-decimators in VHDL. Different DDC approaches are shown and are compared with each other in respect of chip complexity and performance.