Volltextdatei(en) in REPOSIT vorhanden Open Access
Lizenz: 
Titel: Entwicklung einer ModelSim-basierten und verteilten Simulationsumgebung mit SystemC, VHDL und Java
Sprache: Deutsch
Autorenschaft: Jestel, Andre 
Erscheinungsdatum: 28-Sep-2010
Zusammenfassung: 
Diese Arbeit beschreibt anhand konkret implementierter Anwendungen, wie die VHDLSimulation mit Hilfe von SystemC verteilt und interaktiv erweitert werden kann. Demonstriert wird, wie die Simulation innerhalb von ModelSim mit einem externen Videospeicher kommuniziert, so dass beliebige Signale während der Simulation visualisierbar werden. Des weiteren wird gezeigt, wie die laufende Simulation durch ein virtuelles Keyboard von außen gesteuert und beeinflusst werden kann. Zusätzlich thematisiert werden Möglichkeiten zur Kopplung von verteilten Simulationen.

In this report the distribution and extension of a VHDL simulation by using SystemC on the basis of concrete implemented applications is described. This thesis demonstrates how a simulation in ModelSim communicates with an external Video-RAM so that debug information can be visualized during the simulation. Also the controlling of a running simulation by using an external virtual keyboard is indicated. Additionally possibilities of connecting distributed simulations are discussed.
URI: http://hdl.handle.net/20.500.12738/5175
Einrichtung: Department Informatik 
Dokumenttyp: Abschlussarbeit
Abschlussarbeitentyp: Bachelorarbeit
Hauptgutachter*in: Schäfers, Michael 
Gutachter*in der Arbeit: Canzler, Thomas 
Enthalten in den Sammlungen:Theses

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat
AndreJestel_Bachelorarbeit.pdf555.72 kBAdobe PDFÖffnen/Anzeigen
Zur Langanzeige

Seitenansichten

144
checked on 27.12.2024

Download(s)

331
checked on 27.12.2024

Google ScholarTM

Prüfe

HAW Katalog

Prüfe

Feedback zu diesem Datensatz


Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.