Fulltext available Open Access
License: 
Title: Entwicklung einer ModelSim-basierten und verteilten Simulationsumgebung mit SystemC, VHDL und Java
Language: German
Authors: Jestel, Andre 
Issue Date: 28-Sep-2010
Abstract: 
Diese Arbeit beschreibt anhand konkret implementierter Anwendungen, wie die VHDLSimulation mit Hilfe von SystemC verteilt und interaktiv erweitert werden kann. Demonstriert wird, wie die Simulation innerhalb von ModelSim mit einem externen Videospeicher kommuniziert, so dass beliebige Signale während der Simulation visualisierbar werden. Des weiteren wird gezeigt, wie die laufende Simulation durch ein virtuelles Keyboard von außen gesteuert und beeinflusst werden kann. Zusätzlich thematisiert werden Möglichkeiten zur Kopplung von verteilten Simulationen.

In this report the distribution and extension of a VHDL simulation by using SystemC on the basis of concrete implemented applications is described. This thesis demonstrates how a simulation in ModelSim communicates with an external Video-RAM so that debug information can be visualized during the simulation. Also the controlling of a running simulation by using an external virtual keyboard is indicated. Additionally possibilities of connecting distributed simulations are discussed.
URI: http://hdl.handle.net/20.500.12738/5175
Institute: Department Informatik 
Type: Thesis
Thesis type: Bachelor Thesis
Advisor: Schäfers, Michael 
Referee: Canzler, Thomas 
Appears in Collections:Theses

Files in This Item:
File Description SizeFormat
AndreJestel_Bachelorarbeit.pdf555.72 kBAdobe PDFView/Open
Show full item record

Page view(s)

144
checked on Dec 27, 2024

Download(s)

331
checked on Dec 27, 2024

Google ScholarTM

Check

HAW Katalog

Check

Note about this record


Items in REPOSIT are protected by copyright, with all rights reserved, unless otherwise indicated.