VHDL Codegenerierung aus Nassi-Shneiderman-Diagrammen

Abstract

Es wird eine bisher nicht beachtete Modellierungsmethode für die VHDL Codegenerierung untersucht. Im Gegensatz zu den häufig verwendeten Methoden, das Systemverhalten über mathematische Funktionen, Zustandsautomaten oder Blockschaltbilder zu beschreiben, werden Struktogramme verwendet. Es wird ein System von Ersetzungsregeln erstellt, welches ein Nassi- Shneiderman-Diagramm in einen verwendbaren Mehrzyklus-Datenpfad umwandelt. Um das entwickelte Konzept in der Praxis zu erproben, wird die Implementierungssprache Java verwendet, um sowohl einen grafischen Editor als auch einen Codegenerator zu erstellen. Die Priorität bei der Entwicklung des Editors liegt dabei auf einer einfachen Benutzbarkeit und der Fähigkeit, simultan über das Netzwerk an einem Diagramm arbeiten zu können. Dies wird durch die Verwendung von Java Swing und RMI erreicht. Die auftretenden Besonderheiten und Probleme des verteilten Systementwurfs werden analysiert und durch den Einsatz von Entwurfsmustern gelöst. Die Fähigkeit zur VHDL Codegenerierung wird durch zahlreiche Testfälle verifiziert und an verschiedenen Anwendungsfällen theoretisch als auch praktisch untersucht.

This thesis is about VHDL code generation. In contrary to the common modeling types, like mathematical functions, state machines and block diagrams, it will use Nassi-Shneiderman-Diagramms. A graphical editor is implemented via JAVA RMI to ensure network capability. The main feature is the ability to work on the shared diagrams simultaneously. The theoretical part includes the analysis of the system architecture as a distributed system. The capability of generating code is revised via theoretical and practical analysis of the generator output. This output will be verified via several tests and examples.