Synthesegerechte Konvertierung synchroner in asynchrone Schaltungen für FPGAs

Abstract

Asynchrone Schaltungen haben Vorteile im Bereich der EMV und des Energieverbrauchs. Die vorliegende Arbeit beschreibt einen Ansatz, synchrone in asynchrone Schaltungen zu konvertieren und für einen FPGA zu synthetisieren. Es wird gezeigt wie spezielle Bauelemente für asynchrone Schaltungen auf FPGAs realisiert werden können, dabei wird insbesondere auch die Möglichkeit diskutiert, die üblichen Delay Chains durch „Delay Shift“-Elemente zu ersetzen. Anschließend wird ein Konvertierungsablauf für VHDL beschrieben und ein Beispiel vorgestellt. Im Ergebnis wird die Funktionsfähigkeit des vorgestellten Konvertierungsansatzes demonstriert; es zeigt sich dabei, dass die Performanceerwartungen nur bedingt erfüllt werden. Sämtliche Software die verwendet wurde ist frei verfügbar.

Asynchronous circuits have advantages in the Field of EMC and energy consumption. The present thesis describes how to convert a synchronous into an asynchronous circuit and how to synthesize it for an FPGA. It is shown how specific components for asynchronous circuits can be realized on FPGAs; in the process, it is specifically discussed to replace the usual Delay Chains by “Delay Shift” components. The conversion sequence is described for VHDL and an example is presented. It is demonstrated that the conversion approach is operational, but that prior performance expectations are only partly fulfiled. All the software used is free.