High-Level-Architektursynthese für die Implementierung einer Fingerabdruckmerkmalsextraktion auf einem MPSoC

Abstract

Diese Masterarbeit beschreibt die Entwicklungsschritte für eine Bildverarbeitung zur Minutienextraktion auf einem FPGA-SoC. Schwerpunkt ist die Transformation der C++ basierten Referenzimplementierung der Bildverarbeitung mit einer High-Level-Synthese auf das Zynq-SoC. Die Binarisierung und Segmentierung aus der Bildverarbeitungskette der Minutienextraktion wurde für eine prototypische Implementierung auf dem FPGA mit der High-Level-Synthese ausgewählt. Mit dieser automatischen Architektursynthese wurde ein IP-Core entwickelt, der in einem Gesamtsystem mit einer AXI-VDMAKomponente integriert wurde und von einer Bare-Metal-Applikation auf dem ARMProzessor gesteuert wurde.

This master thesis describes the development steps for an image processing algorithm for minutiea detection on an embedded system. It emphasises on the transformation of the C++ reference implementation with a high-level synthesis to the Zynq-SoC. The binarization and segmentation was chosen for a prototypical implementation on the FPGA with the high-level synthesis. With this automatic architecture synthesis an IP core was developed, wich was integrated in an overall system with an AXI VDMA component and is controlled by a bare metal application on the ARM processor.