FPGA-gestützte latenzarme Mustererkennung für analoge Signale im Sub-Gigahertz-Bereich

Abstract

Im Rahmen dieser Arbeit wird ein IP-Core vorgestellt, welcher basierend auf einem KC705 FPGA-Board als Coprozessor für Mustererkennung genutzt werden kann. Dabei erreicht der IP-Core eine vom FPGA begrenzten Signalabtastrate von 1 Gigasamplespro Sekunde bei einer Auflösung von 14 Bit. Er lässt sich über AXI zur Laufzeit konfigurieren. Es wird ferner ein Test-system vorgestellt, welches diesen IP-Core verwendet und verifiziert. Für den IP-Core wird der Algorithmus Summe der Absoluten Differenzen zur Mustererkennung verwendet.

In this work a pattern recognition co-processor IP-Core is presented that shall be used on a KC705 FPGA board. It can recognize patterns in 14 bit wide signals with sampling rates up to 1 Gigasamples per second. It is configurable at runtime via AXI. Additionally, a test system is introduced that uses the presented IP-core which is also used for validation of such. For pat-tern recognition, sum of absolute differences is used as the algorithm of choice.