Hardware Implementierung zur Ortsfrequenzberechnung für Sensorarrays

Abstract

In dieser Arbeit wurde eine Hardware-Implementierung zur Berechnung individueller Ausgangspunkten einer 2D-DFT entwickelt. Der Ansatz verwendet Koeffizientenmustererkennung zur Reduktion des allgemeinen Logikbedarfs. Es wurde ein Softwareframework zur automatischen Erzeugung der Hardwarearchitektur programmiert. Die Ergebnisse zeigen, dass die erzeugte Hardware die Projektanforderungen von Flächenbedarf und Genauigkeit erfüllt und eine ASIC-Implementierung möglich ist.

In this thesis a hardware implementation for calculating individual output points of a 2D-DFT was developed. The approach uses coefficient pattern recognition to reduce the general logic requirement. A software framework has been developed to automatically generate the hardware architecture. The results show that the generated hardware meets the project requirements of area and accuracy and that an ASIC implementation is possible.