Automatische VHDL-Codegenerierung für Beschleunigermodule einer SoC-Plattform am Beispiel der CCD-basierten Fahrspurerkennung

Abstract

Implementierung einer Bildverarbeitungspipeline zur Darstellung des projektiv transformierten Kamerabildes auf einem VGA-Monitor unter Verwendung des modellbasierten Entwicklungskonzeptes des „System Generators“ von Xilinx zur Entwicklung von FPGA-Echtzeitsystemen. Zur Regenerierung des Bilddatenstromes hinter der projektiven Bildtranformation wird ein Zwischenspeicher mit einem minimalen Verbrauch von FPGA-Hardwareresourcen eingesetzt. Die Mindestgröße des Zwischenspeichers wird durch die Analysen des Abstandes zwischen Quell- und Zielkoordinate der Bildpunkte in der projektiven Transformation ermittelt.

Implementation of an image processing pipeline to display of the projective transformed camera image on a VGA monitor using the model-based development concept from the "system generator" to develop Xilinx FPGA real-time systems. To regenerate the image data stream behind the projective transformation a frame buffer is used with a minimum consumption of FPGA hardware resources. The minimum cache size is determined by the analysis of the distance between source and target coordinate of the pixels in the projective transformation.